Tải bản đầy đủ

Màn hình quảng cáo ở chế độ văn bản sử dụng ma trận LED 5x7 có điều khiển máy tính phần 3

Thiết kế mạch logic số Phần II: Thiết kế phần cứng
Chơng 1: Phân tích tổng quát và sơ đồ khối của hệ
thống
I. Sơ l ợc hoạt động của toàn bộ hệ thống
Mạch hoạt động dựa trên nguyên tắc mạch điều khiển màn hình tinh thể lỏng (LCD
controller ) , Màn hình đợc chia thành nhiều hàng và cột , Tơng ứng mỗi hàng và mỗi cột là
một ký tự đợc mã hoá địa chỉ và đợc lu giữ ứng với một ô nhớ trong bộ nhớ RAM đệm.ở đây
chúng ta thiết kế màn hình gồm 8 hàng và 16 cột.=> Cần 3 tín hiệu giải mã hàng và 4 tín hiệu
giải mã cột.Tổng cộng có tât cả 7 bít địa chỉ để xác định vị trí 1 ký tự trên màn hình .Vậy ta cần
chọn RAM có dung lợng tối thiểu là 2
7
byte =128 byte.
Mỗi ký tự trên màn hình đợc hiển thị bởi một đèn LED 5x7 bản chất của nó là các diode
phát quang đợc kết nối với nhau theo từng hàng và từng cột (xem phụ lục ) .Tơng tự nh
vậy , các ma trận đèn lại đợc tổ chức thành từng hàng và cột trên màn hình hiển thị.
25
Thiết kế mạch logic số Phần II: Thiết kế phần cứng
Mỗi ma trận đèn hiển thị một ký tự trong bảng mã ASCCI . Các mẫu ký tự này thờng đ-
ợc tạo sẵn và lu trữ cố định trong một vi mạch nhớ ROM ( ROM Word Generater Xem phụ
lục II) Mỗi ký tự tơng ứng với 1 từ mã để mã hoá. Số lợng từ mã này phụ thuộc vào sự đa dạng
của các ký tự ta cần hiển thị theo quy tắc sau

q log
2
n
q : số từ mã ( số bít tối thiểu cần mã hoá )
n : số lợng ký tự khác nhau cần hiển thị
Trong bài thiết kế mã hoá 64 ký tự => cần tối thiểu 6 bít mã hoá (D
0
D
5
).
Mỗi ô nhớ trong ROM gồm 7 bít đợc đa vào tơng ứng với 7 hàng của ma trận LED 5x7 .Bít =1
hiển thị đèn sáng và ngợc lại ,bít =0 đèn tắt . Mỗi ký tự đợc lu giữ 5 vị trí cố định liền kề nhau
trong ROM đợc lần lợt đọc ra tơng ứng với số lần đếm của bộ đếm 6.Nh vậy ta cần chọn ROM
tối thiểu có 9 bít địa chỉ
tơng đơng với dung lợng 2
9
=512 kbyte bao gồm 6 bít mã hoá (D
0
D
5
) nhận từ RAM
và 3 bít của bộ đếm 6 (D
6
D
8
)
. Toàn bộ hệ thống đợc chia làm 2 khối lớn là khối điều khiển và Khối quét và giải mã nh hình
vẽ
Khối điều khiển bao gồm nguồn phát cung cấp điện áp 1 chiều 5v và 12v cho toàn bộ hệ
thống,Khối kết nối máy tính kết nối qua cổng song song,Một ROM phát ký tự , RAM đệm dữ
liệu, các thanh ghi chốt và đệm dữ liệu để phối hợp ghi đọc,bộ đếm 5 đếm cột ký tự và bộ đếm
16x8 đếm hàng và cột của màn hình, Bộ phát xung CLOCK , Khối RESET khởi tạo lại hệ
thống về trạng thái ban đầu ( các bộ đếm ở trạng thái 0 )
26
Màn hình
hiển thị
Quét ký tự
Đệm dữ liệu
Giải mã hàng
(8 hàng )
Rom
phát ký tự
Đếm
(8x16)
Đệm 2
chiều
Ram
MT
Giải mã cột
( 16 cột )
Chốt
địa
chỉ
CLOCK
Chốt
ghi
Đệm
ghi
Đệm
đọc
Khối
nguồn
Đếm 5
RESET
Cổng
song
song
Q
0
-Q
3
Q
0
-Q
6
Q
4
-Q
6
Q
0
-Q
6
D
0
-D
5
A
0
-A
6
A
0
-A
6
A
0
-A
6
AD
0
-AD
5
D
6
A
0
-A
6
D
0
-D
5
D
0
-D
8
D
6
-D
8
QA,QB,QC
(D
6
-D
8
)
D
6
-D
8
H
0
-H
6
7x8
hàng
5x16
cột
8 hàng
16 cột
Bus địa chỉ
Bus địa chỉ
Bus dữ liệu
chứa từ mã
Sơ đồ khối mạch điều khiển màn hình văn
bản hiển thị bằng ma trận đèn LED 5x7
EW
Vcc
Clock
clock
khối điều khiển
khối quét và giải mã
AW
AF
EW
Vn
POWER
Vcc
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
Rb
Rc
18
17
16
15
14
13
12
11
D0
D1
D2
D3
D4
D5
D6
D7
2
3
4
5
6
7
8
9
A0
A1
A2
A3
A4
A5
A6
A7
74LS245
1
19
DIR
E
DEM 2 CHIEU
OE
LE
1
11
74LS373
D0
D1
D2
D3
D4
D5
D6
D7
3
4
7
8
13
14
17
18
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
LATCH
2
5
6
9
12
15
16
19
A0
A1
A2
A3
A4
A5
A6
D0
D1
D2
D3
D4
D5
STROBE( TáCH KÊNH)
BUSY -
EW
SLCTIN - CấP NGUồN CHO Hệ THốNH
IC27
IC34
T
Thiết kế mạch logic số Phần II: Thiết kế phần cứng
Khối quét và giả mã gồm các bộ giải mã 4/16 giải mã cột và bộ giải mã 3/8 giải
mã hàng ,Bộ quét ký tự là các bộ giải mã 3/5 và bộ đệm dứ liệu dùng phối hợp giải mã để chọn
hàng đa dữ liều vào
II. Sơ đồ nguyên lý và chức năng của các khối
1. Khối điều khiển
a, kết nối máy tính
Việc điều khiển ghi, đọc dữ liệu đợc thực hiện bởi máy tính ghép nối qua cổng song
song 25 chân( Cổng máy in Xem phụ luc II ) .Cổng song song máy tính có 9 đầu ra và 1 đầu
vào
6 đầu ra từ chân 2- chân7 là Bus dồn kênh AD
0
->AD
5
,chân 8 là A
6
, tín hiệu điều khiển
tách kênh đọc ghi STROBE ở chân 1 , và 1 cho phép ghi AF ở chân 14 , chân 13 và 17 kết nối
với nguồn để khởi động hệ thống
1 đầu vào BUSY ở chân 11 dùng làm chế độ bắt tay để phối hợp ghi , đọc.Ta có bảng
sau:
27
EW
AW
Truyền dữ
liệu
A0-A6
D0-D5 A0-A6
D0-D5
Tách kênh (AF)
Thiết kế mạch logic số Phần II: Thiết kế phần cứng
Chân1 (AF ) Ra Tách kênh
Chân 2-Chân 7 ( AD0- AD5 ) Ra Hợp kênh địa dhỉ và dữ liệu
Chân 8 (A6 ) Ra Địa chỉ
Chân 10 ( BUSY ) EW Vào Cho phép ghi
Chân 13 Vào Bật nguồn
Chân 14 (AF) AW Ra Đồng ý ghi
Chân 17 (SCLTIN) Ra Cấp nguồn
Tín hiệu tách kênh hoạt động nh sau :
Khi nhận đợc tín hiệu EW (enable write ) của hệ thống ở mức cao cho phép ghi
nếu máy tính đồng ý sẽ đa ra tín hiệu AW (acept write ) và qua trình truyền dữ liệu bắt
đầu
Chân 13 và 14 đợc phối hợp để khởi động hệ thống .Khi bật công tăc POWER tín hiệu
đợc đa vào chân 13 ,lúc này chân 17 vẫn ở mức cao => đèn T tắt ,Vcc=0 .Hệ thống cha đợc cấp
nguồn. Nếu máy tính cho phép khởi động
( ấn F1 ) sẽ đa ra chân 17 ở mức thấp ,T thông ,Vcc = Vn khởi động hệ thống.
Đệm dữ liệu (74LS245) và chốt địa chỉ ( 74LS373 ) dùng để tách kênh địa chỉ và dữ
liệu

b, Khối nguồn
tạo điện áp 1 chiều 12V và 5V cung cấp cho toàn bộ hệ thống ,đợc kết nối với chân 13
và 17 của cổng song song để thực hiện khởi động hệ thống .Mạch dễ dàng thực hiện bằng một
biến thế hạ áp 2 mức điện áp (để tạo 2 mức điện áp 1 chiều là 5v và 12v ) rồi đa đến bộ chỉnh lu
cầu thông dụng sau cùng đi qua mạch ổn áp tạo điện áp ổn định Vn =5v
c,Khối RESET
nối với các đầu xoá của các bộ đếm có nhiêm vụ xoá tất cả các trạng thái về trạng thái ban đầu
là 0
28
RESET
1uF
10k
DEM1CHIEU
74LS244
1
19
2
4
6
8
11
13
15
17
1A1
1A2
1A3
1A4
2A1
2A2
2A3
2A4
1G
2G
18
16
14
12
9
7
5
3
1Y1
1Y2
1Y3
1Y4
2Y1
2Y2
2Y3
2Y4
Vcc
Vcc
Xoá đếm 16x8
Xoá đếm 6
Mạch RESET
Thiết kế mạch logic số Phần II: Thiết kế phần cứng
Khi ấn RESET =>Uc từ giá trị Vcc chuyển về mức 0 đa vào G1 và G2 của đệm 74244
(IC31) ,Tín hiệu xoá từ mức trở kháng cao chuyển lên 1 xoá trạng thái các bộ đếm về trạng
thái ban đầu là 0
c,Khối CLOCK
phát xung CLOCK đa vào bộ đếm 6 THực hiện bởi IC định thời 555
Vấn đề quan trọng ở đây là ta phải chọn R và C bằng bao nhiêu để tần số làm việc cần
thiết để tốc độ quét đủ nhanh sao cho mắt ngời không cảm nhận đợc sự nhấp nháy của đèn
trong mỗi chu kỳ quét .
Chúng ta biết rằng với tốc độ hiển thị 50 lần /s thì mắt ngời không cảm nhận đợc đèn
nhấp nháy trong bài thiết kế này mỗi chu kỳ quét 16 cột và 8 hàng, mỗi ký tự cần 5 xung đếm
CLK => một chu kỳ quét là
T = 16x8x5 Tc =640 Tc
F =f
c
/650
F= 50 Hz
f
c
= 50 x 650 = 32500 Hz
f
c
= 1/(2RC)
Chọn R = 10 , C= 1à => f
c
= 50000 Hz =50kHz
<=> T
c
= 20 às
2. Khối quét và giải mã hàng và cột
Bộ đếm 5 (IC38) đợc thiết kế dựa trên IC7493 là bộ đếm nhị phân cấu tạo bởi 4 Flip
Flop (đếm 16 ) đợc lấy trạng thái xoá ) 5 (001B ) .Bộ đếm này phối hợp với 6 bit từ mã lấy từ
29
GND
TRI
OUT
RES
Vcc
DIS
THR
CON
Vcc
CLOCK

Tài liệu bạn tìm kiếm đã sẵn sàng tải về

Tải bản đầy đủ ngay

×

×