Tải bản đầy đủ

Màn hình quảng cáo ở chế độ văn bản sử dụng ma trận LED 5x7 có điều khiển máy tính phần 2

Thiết kế mạch logic số Phần I: Cơ sở lý thuyết
chơng i: giới thiệu các cổng logic cơ bản
I. Hàm logic Và (AND), Hoặc (OR), Đảo (NOT)
1. Cổng logic
Gọi A là biến số nhị phân có mức logic là 0 hoặc 1, và Y là một biến số nhị phân tuỳ
thuộc vào A: Y= f(A).
Trong trờng hợp này có hai khả năng xảy ra:
- Y= A, A= 0 thì Y= 0
hay A= 1 thì Y= 1
- Y= A A= 0 thì Y= 1
hay A= 1 thì Y= 0
Khi Y tuỳ thuộc vào hai biến số nhị phân A, B
Y= f(A, B)
Vì biến số A, B chỉ có thể là 0 hay 1 nên A và B chỉ có thể tạo ra 4 tổ hợp khác nhau là:
A B
0 0
0 1
1 0
1 1
Bảng liệt kê tất cả các tổ hợp khả dĩ của các biến số và hàm số tơng ứng gọi là bảng
chân lý. Khi có ba hay nhiều biến số (A, B, C), số lợng hàm số khả dĩ tăng nhanh.

Mạch điện tử thực hiện quan hệ logic:
Y= f(A) hay Y= f(A, B).
gọi là mạch logic, trong đó các biến số A, B là các đầu vào và hàm số Y là các đầu ra. Một
mạch logic diễn tả quan hệ giữa các đầu vào và đầu ra, nghĩa là thực hiện đợc một hàm logic.
Do đó có bao nhiêu hàm số logic thì có bấy nhiêu mạch logic.
Lu ý rằng khi biểu diễn mối quan hệ toán học ta gọi là hàm số logic còn khi biểu diễn
mối quan hệ về mạch tín hiệu ta gọi là cổng logic.
2. Cổng logic Và (AND)
Hàm logic Và đựoc định nghĩa theo bảng sự thật sau:
A B Y
0 0 0
0 1 0
1 0 0
1 1 1
Ký hiệu cổng Và (AND)
Ký hiệu toán học của hàm số Và là: Y= A.B
3. Cổng logic Hoặc (OR)
Hàm số Hoặc của hai biến số A, B đợc định nghĩa ở bảng sự thật sau:
1
A
B
Y=A.B
Mạch
A
B
Y
Thiết kế mạch logic số Phần I: Cơ sở lý thuyết
A B Y
0 0 0
0 1 1
1 0 1
1 1 1
Ký hiệu cổng Hoặc (OR)
Đầu ra Y là 1 khi có ít nhất một biến số là 1, do đó chỉ bằng 0 ở trờng hợp khi cả hai
biến số bằng 0.
Ký hiệu toán học của cổng Hoặc là:
Y= A+ B
4. Cổng logic Đảo (NOT)
Hàm Và và hàm hoặc tác động lên hai hay nhiều biến số trong khi đó, hàm
Đảo có thể xem nh chỉ có thể tác động lên một biến số.
Bảng sự thật:
A Y
0 1
1 0
Ký hiệu hàm Đảo (NOT)
Hàm Đảo có tác động phủ định.
II. Cổng logic Không- Và (NAND), không- Hoặc (NOR)
1. Cổng logic NAND
Xét trờng hợp có hai biến số A, B đầu ra ở cổng Và Y= A.B nên đầu ra ở cổng
Không là đảo của Y: Y= A.B
Về hoạt động của cổng NAND thì từ các tổ hợp của A, B ta lập bảng trạng thái rồi lấy
đảo để có Y đảo. Tuy nhiên có thể trực tiếp bằng cách lập bảng sự thật sau:
A B Y
0 0 1
0 1 1
1 0 1
1 1 0
Ký hiệu cổng NAND
2. Cổng NOR
Xét trờng hợp hai đầu vào là A, B. Đầu ra cổng NOR là: Y= A+ B
nên đầu ra cổng đảo là: Y= A+ B
2
A
Y = A
A
B
Y
A
B
Y
Thiết kế mạch logic số Phần I: Cơ sở lý thuyết
Bảng sự thật:
A B Y
0 0 1
0 1 0
1 0 0
1 1 0
III. Hàm logic khác dấu (XOR) và hàm logic đồng dấu (XNOR)
1. Cổng logic XOR
Y= A B
Bảng chân lý:
A B Y
0 0 0
0 1 1
1 0 1
1 1 0
Ký hiệu cổng XOR
2. Cổng logic XNOR
Y= A B
Bảng chân lý:
A B Y
0 0 1
0 1 0
1 0 0
1 1 1
Ký hiệu cổng XNOR
IV. Biến đổi các hàm quan hệ ra hàm logic NAND, NOR
Mối liên hệ cơ bản giữa ba cổng AND, OR, NOT không những có thể thay bằng các
cổng NAND mà còn có thể biến thành cổng NOR với cùng một chức năng logic, việc làm
này thờng đợc áp dụng khi thực hiện các mạch logic. Trong thực tế, vì toàn bộ sơ đồ
nếu đợc kết hợp cùng một loại cổng duy nhất thì sẽ giảm đợc số lợng vi mạch cần thiết.
Quá trình biến đổi này dựa trên một nguyên tắc đợc trình bày nh sau:
- Cổng NOT đợc thay bằng cổng NAND và cổng NOR.
+ Dựa vào bảng sự thật của cổng NAND suy ra trờng hợp là khi cả
A, B đồng thời bằng 0 thì Y= 1, và khi A=1, B= 1 thì Y= 0.
Sơ đồ minh họa:
+ Dựa vào bảng sự thật của cổng NOR suy ra:
A= 0, B= 0 Y= 1
3
A
B
Y
A
B
Y
A = B
Y
A
Y
B
Ký kiệu cổng NOR
Thiết kế mạch logic số Phần I: Cơ sở lý thuyết
A= 1, B= 1
Sơ đồ minh hoạ:
- Cổng AND đợc thay thế bằng cổng NAND và cổng NOR. Tơng tự nh các tr-
ờng hợp trên, dựa vào bảng sự thật:
+ Đầu ra của cổng AND: Y= A. B, còn cổn NAND: Y'= A. B Y'= Y
Sơ đồ minh họa:
+ Đầu ra của cổng NOR: Y'= A+ B.
Ta có Y= A. B = A+ B
Sơ đồ minh họa:
- Cổng OR đợc thay bằng cổng NAND và cổng NOR.
+ Biểu thức cổng OR: Y= A+ B
Ta có: Y= A+ B = A. B
Sơ đồ minh họa:
+ Y= A+ B = A+ B
4
A = B
Y
A
B
Y
A
B
Y
Y
A
B
A
B
Y
Thiết kế mạch logic số Phần I: Cơ sở lý thuyết
chơng ii: mạch logic tổ hợp
I. Đặc điểm cơ bản của mạch tổ hợp
Trong mạch số, mạch tổ hợp là mạch mà trị số ổn đinh của tín hiệu ra ở thời
điểm bất kỳ chỉ phụ thuộc vào tổ hợp các giá trị tín hiệu đầu vào ở thời điểm trớc đó. Trong
mạch tổ hợp, trạng thái mạch điện trớc thời điểm xét trớc khi có tín hiệu đầu vào không
ảnh hởng đến tín hiệu đầu ra. Đặc điểm cấu trúc mạch tổ hợp là đợc cấu trúc từ các cổng logic.
II. Ph ơng pháp biểu diễn và phân tích chức năng logic
1. Ph ơng pháp biểu diễn chức năng logic
Các phơng pháp thờng dùng để biểu diễn chức năng logic của mạch tổ hợp là
hàm số logic, bảng chân lý, sơ đồ logic, bảng Karnaugh, cũng có thể biểu diễn bằng đồ thị thời
gian dạng sóng.
Đối với vi mạch cỡ nhỏ (SSI) thờng biểu diễn bằng hàm logic. Đối với cỡ vừa,
thờng biểu diễn bằng bảng chân lý, hay là bảng chức năng. Bảng chức năng dùng hình thức liệt
kê, với mức logic cao (H) và mức logic thấp (L), để mô tả quan hệ logic giữa tín hiệu đầu ra với
tín hiệu đầu vào của mạch điện đang xét. Chỉ cần thay giá trị logic cho trạng thái trong bảng
chức năng thì ta có bảng chân lý tơng ứng.

Nh hình II.II.1 cho thấy, thờng có nhiều tín hiệu đầu vào và nhiều tín hiệu đầu
ra. Một cách tổng quát, hàm logic của tín hiệu đầu ra có thể viết dới dạng:
Z
1
= f
1
(x
1
, x
2
, , x
n
)
Z
2
= f
2
(x
1
, x
2
, , x
n
)

Z
m
= f
m
(x
1
, x
2
, , x
n
)
Cũng có thể viết dới dạng đại lợng vectơ nh sau:
Z= F(X)
2. Ph ơng pháp phân tích chức năng logic
Các bớc phân tích, bắt đầu từ sơ đồ mạch logic đã cho, để cuối cùng tìm ra hàm
logic hoặc bảng chân lý.
+ Viết biểu thức: tuần tự từ đầu vào đến đầu ra ( hoặc cũng có thể ngợc lại), viết ra biểu
thức hàm logic của tín hiệu đầu ra.
+ Rút gọn: khi cần thiết thì rút gọn đến tối thiểu biểu thức ở trên bằng phơng pháp đại
số hay phơng pháp hình vẽ.
+ Vẽ bảng sự thật: khi cần thiết thì tìm ra bảng sự thật bằng cách tiến hành tính toán các
giá trị hàm logic tín hiệu đầu ra tơng ứng với tổ hợp có thể của các giá trị tín hiệu đầu vào.
5
Z
1
Z
2
.
.
Z
m

Mạch tổ hợp
X
1
X
2
.
.
X
n
Hình II.II.1 - Sơ đồ khối mạch tổ hợp
Thiết kế mạch logic số Phần I: Cơ sở lý thuyết
III. Ph ơng pháp thiết kế logic mạch tổ hợp
Phơng pháp thiết kế logic là các bớc cơ bản tìm ra sơ đồ mạch điện logic từ yêu
cầu và nhiệm logic đã cho.
Hình II.III.1 là quá trình thiết kế nói chung của mạch tổ hợp, trong đó bao gồm
bốn bớc chính:
1. Phân tích yêu cầu:
Yêu cầu nhiệm vụ của vấn đề logic thực có thể là một đoạn văn, cũng có thể là
bài toán logic cụ thể. Nhiệm vụ phân tích là xác định cái nào là biến số đầu vào, cái nào là hàm
số đầu ra và mối quan hệ logic giữa chúng với nhau. Muốn phân tích đúng thì phải tìm hiểu xem
xét một cách sâu sắc yêu cầu thiết kế, đó là một việc khó nhng quan trọng trong vấn đề thiết kế.
2. Vẽ bảng chân lý:
Nói chung, đầu tiên chúng ta liệt kê thành bảng về quan hệ tơng ứng nhau giữa
trạng thái tín hiệu đầu vào với trạng thái hàm số đầu ra. Đó là bảng kê yêu cầu chức năng logic.
gọi tắt là bảng chức năng. Tiếp theo, ta thay giá trị logic cho trạng thái, tức là dùng các số 0 và 1
biểu diễn các trạng thái tơng ứng của đầu vào và đầu ra. Kết quả, ta có bảng giá trị thức logic,
gọi tắt là bảng chân lý. Đó chính là hình thức đại số của yêu cầu thiết kế. Cấn lu ý rằng từ một
bảng chức năng có thể đợc bảng sự thật khác nhau nếu thay giá trị logic khác nhau (tức là quan
hệ logic giữa đầu ra với đầu vào cũng phụ thuộc việc thay giá trị).
3. Tiến hành tối thiểu hoá:
Nếu biến số ít (dới 6 biến), thì thờn dùng phơng pháp bảng Karnaugh. Còn nếu
biến số tơng đối nhiều thì dùng phơng pháp đại số.
Ph ơng pháp Karnaugh:
Việc sắp xếp các biến trên bảng mintec sao cho các ô đứng cạnh nhau đợc biểu
diễn bằng bộ giá trị chỉ cách nhau 1 bit. Cơ sở của phơng pháp Karnaugh dựa trên tính chất nuốt
của hàm số logic, nghĩa là:
A. B + A. B = A( B + B ) = A. 1 = A
Chơng III: mạch đếm
6
Vấn đề
logic thực
Bảng
chân lý
Bảng
Karnaugh
Tối thiểu
hoá
Biểu thức
tối thiểu
Sơ đồ
logic
Biểu thức
logic
Tối thiểu
hoá
Hình II.III.1 Các bước thiết kế mạch logic
tổ hợp
Thiết kế mạch logic số Phần I: Cơ sở lý thuyết
I. Đại c ơng về mạch đếm
Mạch đếm (hay đầy đủ hơn là mạch đếm xung) là một hệ logic dãy đợc tạo
thành từ sự kết hợp của các Flip Flop. Mạch có một đầu vào cho xung đếm và nhiều đầu ra.
Những đầu ra thờng là các đầu ra Q của các FF. Vì Q chỉ có thể có hai trạng thái là 1 và 0 cho
nên sự sắp xếp các đầu ra này cho phép ta biểu diễn kết quả dới dạng một số hệ hai có số bit
bằng số FF dùng trong mạch đếm.
Trên hình III.II.1 là dạng tổng quát của một mạch đếm dùng bốn FF. Mỗi lần có
xung nhịp đa vào, các FF sẽ đổi trạng thái cho những số hệ 2 khác nhau, nh: 1101 (Q
A
=1, Q
B
=
0, Q
C
= 1, Q
D
= 1), 0110, 1000, v.v
Điều kiện cơ bản để một mạch đợc gọi là mạch đếm là nó có các trạng thái
khác nhau mỗi khi có xung nhịp vào. Ta thấy rằng mạch nh hình trên là thoả mãn đợc điều kiện
này. Nhng vì số FF xác định nên số trạng thái khác nhau tối đa của mạch bị giới hạn, nói cách
khác, số xung đếm đợc bị giới hạn. Số xung tối đa đếm đợc gọi là dung lợng của mạch đếm.
Nếu cứ tiếp tục kích xung khi đã tới giới hạn thì mạch sẽ trở về trạng thái ban đầu (chẳng hạn là:
0000), tức là mạch có tính chất tuần hoàn.
Có nhiều phơng pháp kết hợp các FF cho nên có rất nhiều loại mạch đếm. Tuy
nhiên chúng ta có thể sắp xếp chúng vào ba loại mạch chính là: mạch đếm hệ 2, mạch đếm
BCD, mạch đếm modul M.
+ Mạch đếm hệ 2: là loại mạch đếm trong đó các trạng thái của mạch đợc trình
bày dới dạng số hệ 2 tự nhiên. Một mạch đếm hệ 2 sử dụng n FF sẽ có dung lợng đếm là 2
n
.
+ Mạch đếm BCD: thờng dùng 4 FF, nhng chỉ cho 10 trạng thái khác nhau để
biểu diễn các số hệ 10 từ 0 đến 9. Trạng thái của mạch đợc trình bày dới dạng mã BCD nh BCD
8421 hoặc BCD 2421, v.v
+ Mạch đếm modul M: có dung lợng là M với M là số nguyên dơng bất kỳ. Vì
thế mạch đếm loại này có rất nhiều dạng khác nhau. Mạch thờng dùng cổng logic với FF và các
kiểu hồi tiếp đặc biệt để có thể trình bày kết quả dới dạng số hệ 2 hay dới dạng mã nào đó.
Về chức năng của mạch đếm, ngời ta phân biệt:
+ Các mạch đếm lên (Up Counter), hay còn gọi là mạch đếm cộng, mạch đếm
thuận.
+ Các mạch đếm xuống (Down Counter), hay còn gọi là mạch đếm trừ, mạch
đếm ngợc.
+ Các mạch đếm lên xuống (Up Down Counter), hay còn gọi là mạch
đếm hỗn hợp, mạch đếm thuận nghịch.
+ Các mạch đếm vòng (Ring Counter)
Về phơng pháp đa xung nhịp vào mạch đếm, ngời ta phân ra:
7
A B C D
Q
A
Q
B
Q
C
Q
D
Xung đếm
Hình III.I.1 Dạng tổng quát của mạch đếm dùng bốn
FF
Thiết kế mạch logic số Phần I: Cơ sở lý thuyết
+ Phơng pháp đồng bộ: trong phơng pháp này, xung nhịp đợc đa đến các FF
cùng một lúc.
+ Phơng pháp không đồng bộ: trong phơng pháp này, xung nhịp chỉ đa đến một
FF, rồi các FF tự kích lẫn nhau.
Một tham số quan trọng của mạch đếm là tốc độ tác động của mạch đếm. Tốc
độ này đợc xác định thông qua hai tham số khác là:
+ Tần số cực đại của dãy xung mà bộ đếm có thể đếm đợc.
+ Khoảng thời gian thiết lập của mạch đếm tức là khoảng thời gian từ khi đa
xung đếm vào mạch cho đến khi thiết lập xong trạng thái trong của bộ đếm tơng ứng với xung
đầu vào.
Các FF thờng dùng trong mạch đếm là loại RST và JK dới dạng bộ phận rời hay
dạng tích hợp.
Nh trên ta đã biết là có nhiều loại bộ đếm, nhng ở đây ta chỉ xét đến bộ đếm hệ
2.
II. Mạch đếm hệ 2

Mạch đếm loại này có dung lợng lớn nhất trong các loại mạch đếm và lại tơng
đối đơn giản.
1. Mạch đếm hệ 2 kích thích không đồng bộ
Hình III.II.1 biểu diễn cách nối 3 FF trong một mạch đếm hệ 2 kích thích không
đồng bộ. Các FF sử dụng loại FF T. Xung đếm đợc đa vào đầu T của FF đầu tiên, các FF còn
lại đợc kích thích bằng tín hiệu lấy ra từ đầu Q của FF trớc nó. Các FF đều chạy bằng sờn sau
của xung.
Tín hiệu tại các đầu ra của các FF đợc biểu diễn trên hình III.II.2:
8
Q
T
FF A
Q
T
FF B
Q
T
FF C
Xung
đếm
A
B C
Hình III.II.1 Sơ đồ mạch đếm hệ 2 kích thích không đồng bộ
Thiết kế mạch logic số Phần I: Cơ sở lý thuyết
- Mỗi trạng thái là một số hệ
2 tự nhiên tơng ứng với số lần kích
thích.
- B hay C đổi mức
logic khi FF đứng trớc nó chuyển từ
mức 1 xuống 0.
- Mạch đếm đợc 8
xung (8= 2
3
, với 3 là số FF) và tự động
trả về trạng thái khởi đầu 000.
- Đây là mạch đếm lên
vì kết quả dới dạng hệ 2 tăng dần theo
số xung đếm.
2. Mạch đếm hệ 2 kích thích đồng bộ
Ngời ta đa xung đếm đến các FF cùng một lúc. Trong trờng hợp này, cần phải
có mạch ngoài để kiểm soát trạng thái của các FF để tạo thành mạch đếm.
Qua bảng trạng thái logic bộ đếm hệ 2 ở trên ta thấy, B chỉ đổi trạng thái khi có
xung đếm và A đã lên 1, tơng tự nh vậy, C chỉ đổi trạng thái khi có xung đếm và A, B đã lên 1.
Ta có thể dung thêm các mạch AND để thực hiện việc đó. Trên hình III.II.3.a là sơ đồ của một
mạch đếm lên hệ 2 kích thích đồng bộ và trên hình III.II.3.b là dạng sóng tơng ứng.
9
1
0
1
0
1
0
1
0
1 2 3 4 5 6 7 8
CLK
A
B
C
Hình III.II.2 Giản đồ xung
đếm
(b)
Số xung A B C
0
1
2
3
4
5
6
7
8
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0 0
Bảng trạng thái logic

Tài liệu bạn tìm kiếm đã sẵn sàng tải về

Tải bản đầy đủ ngay

×

×