Tải bản đầy đủ

Thiết kế KIT vi điều khiển.pdf

Giáo trình môn Kỹ thuật Vi Điều Khiển Chơng21 : thiết kế Kit vi điều khiển


Biên soạn : Lâm tăng Đức Lê Tiến Dũng Bộ môn TĐH Trang
29















Chơng II

Chơng IIChơng II
Chơng II


Thiết kế KIT vi điều khiển
Thiết kế KIT vi điều khiểnThiết kế KIT vi điều khiển
Thiết kế KIT vi điều khiển








Biên soạn : Lâm tăng Đức

Lê Tiến Dũng

Bộ môn TĐH
Giáo trình môn Kỹ thuật Vi Điều Khiển Chơng21 : thiết kế Kit vi điều khiển


Biên soạn : Lâm tăng Đức Lê Tiến Dũng Bộ môn TĐH Trang
30


Chơng II
Chơng IIChơng II
Chơng II


Thiết kế KIT vi điều khiển
Thiết kế KIT vi điều khiểnThiết kế KIT vi điều khiển
Thiết kế KIT vi điều khiển


2.1 Chọn phơng án thiết kế
Họ vi điều khiển mà bộ KIT chọn làm thành phần trung tâm là họ 8051, vì những
lí do sau đây:


+ Họ 8051 là họ vi điều khiển phổ biến nhất hiện nay, đợc sử dụng rất
rộng ri trong các ứng dụng công nghiệp cũng nh trong việc chế tạo các sản phẩm dân
dụng.
+ Họ 8051 đ và đang là môn học đợc nằm trong chơng trình đào tạo
của các trờng trung học, cao đẳng và đại học trong cả nớc, đây còn là một đối tợng
cụ thể cho sinh viên khi bắt đầu nhập môn vi điều khiển. Vì vậy, việc chọn họ 8051
làm thành phần trung tâm của bộ KIT là phù hợp với chơng trình đào tạo và điều kiện
học tập của sinh viên.
Vì những lí do trên, và xuất phát từ mục đích, yêu cầu của đồ án là thiết kế một
bộ KIT vi điều khiển phục vụ mục đích đào tạo môn học này, ta quyết định chọn
phơng án sử dụng chip vi điều khiển 89C52 của hng ATMEL để làm thành phần
trung tâm của KIT, cùng với các thành phần bộ nhớ ROM, RAM bên ngoài và các thiết
bị ngoại vi phong phú.
Chip vi điều khiển AT89C52 là một bộ vi điều khiển cũng thuộc họ 8051, do đó
nó có tất cả những đặc trng cơ bản của họ này. Ngoài ra nó còn có thêm 1 bộ định
thời Timer 2 và 3 nguồn ngắt so với 8051.
72.2 Xây dựng sơ đồ khối của KIT
Sau đây ta sẽ xây dựng sơ đồ khối của bộ KIT vi điều khiển nh sau:

Giáo trình môn Kỹ thuật Vi Điều Khiển Chơng21 : thiết kế Kit vi điều khiển


Biên soạn : Lâm tăng Đức Lê Tiến Dũng Bộ môn TĐH Trang
31


CPU
PC
LCD
bàN PHíM
A/D D/A
LED
7
THANH
VàO/RA
DIGITAL
ĐầU VàO
XUNG
LED
MATRIX
8
x
8
stepper
motor




T
rong sơ đồ khối của bộ KIT nh trên, chức năng của các khối nh sau
- Khối CPU : Đây là khối trung tâm của hệ thống. Nó bao gồm chip vi điều
khiển AT89C52, EEPROM, RAM, các cổng giao tiếp mở rộng, mạch chốt, giải m địa
chỉ... Khối này làm nhiệm vụ trung tâm điều hành hoạt động của cả bộ KIT.
- Khối PC : Đây là khối giao tiếp giữa hệ
vi điều khiển
của bộ KIT và máy
tính. PC giúp cho ngời sử dụng có thể phát triển các ứng dụng trên bộ KIT từ máy
tính. Ngời sử dụng dùng PC để nạp các chơng trình ứng dụng cho bộ KIT. Ngoài ra
PC còn cho phép ngời sử dụng nạp các chơng trình điều hành của ngời sử dụng viết
cho bộ KIT hoặc thay đổi chơng trình điều hành hiện đang có trong bộ KIT. Chơng
trình điều hành phải đợc nạp từ các mạch nạp ngoài và cố định trên KIT. Chơng
trình ứng dụng của ngời sử dụng đợc nạp cho bộ KIT từ máy tính thông qua phần
mềm nạp đi kèm theo KIT.
Hình 2.1 - Sơ đồ khối của KIT
Giáo trình môn Kỹ thuật Vi Điều Khiển Chơng21 : thiết kế Kit vi điều khiển


Biên soạn : Lâm tăng Đức Lê Tiến Dũng Bộ môn TĐH Trang
32


- Bàn phím: Đây là khối thiết bị đầu vào giao tiếp giữa vi điều khiển và ngời
sử dụng. Bàn phím cho phép ngời sử dụng sử dụng nó để điều khiển hoạt động của
KIT theo hớng dẫn trên màn hình LCD nh:
Chạy chơng trình từng bớc (nút STEP)
Xem, sửa đổi các thanh ghi (R0-R7), các thanh ghi đặc biệt (SFR), các
PORT (P0,P1,P2, P3), các ô nhớ RAM ...
Chuyển đổi qua lại giữa các kiểu hiển thị dữ liệu nh nhị phân, hexa hay
thập phân.
- Khối LCD: màn hình tinh thể lỏng với kích thớc lớn 24x8 kí tự giúp ta có thể
quan sát dễ dàng giá trị của các thanh ghi (R0-R7), các thanh ghi đặc biệt (SFR) các
PORT (P0,P1,P2, P3), các ô nhớ trong RAM ... Ngoài ra trên màn hình còn có các
hớng dẫn ngời sử dụng, chức năng của các phím tùy theo ngữ cảnh. LCD tạo ra sự
tiện lợi, thân thiện cho ngời sử dụng trong làm quen cũng nh thí nghiệm trên KIT.
- Khối A/D : Có chức năng chuyển đổi tín hiệu điện áp tơng tự 0 5V thành
tín hiệu số 8 bit để đa vào vi điều khiển xử lí. Tín hiệu vào 0-5V có thể đợc đa từ
bên ngoài hoặc thông qua DIP-SWITCH (Dual Inline Pakage - SWITCH) để nối các tín
hiệu tơng tự có sẵn trên kit nhờ bộ chia áp là 3 biến trở vi chỉnh và đặc biệt là đầu ra
của 1 bộ cảm biến nhiệt độ LM35, có thể tiến hành ở đây một bài thí nghiệm về đo
nhiệt độ phòng.
- Khối D/A : Là khối cho phép chuyển đổi tín hiệu số 8 bit thành tín hiệu tơng
tự 0 10V đa ra ngoài, có thể hiển thị đợc trên máy hiện sóng.
- Khối vào/ra xung số - điều khiển động cơ bớc và động cơ 1 chiều:
Là khối vào/ra tín hiệu số, cho phép bộ KIT nhận vào một tín hiệu số 8 bit, 4 tín
hiệu vào dạng xung bằng các nút ấn, 4 tín hiệu vào dạng xung từ bên ngoài nh các bộ
encoder, ngoài ra còn có 6 đầu ra xung, có đệm tầng khuyếch đại để điều khiển động
cơ bớc và động cơ 1 chiều. Ngoài ra ngời sử dụng có thể sử lựa chọn loại điện 5V
Giáo trình môn Kỹ thuật Vi Điều Khiển Chơng21 : thiết kế Kit vi điều khiển


Biên soạn : Lâm tăng Đức Lê Tiến Dũng Bộ môn TĐH Trang
33


hoặc 12V tùy theo loại động cơ bằng công tắc thay đổi nguồn cấp cho động cơ trên
mạch.
- LED 7 thanh : Là khối hiển thị LED 7 thanh, có thể dùng để hiển thị các giá
trị theo chơng trình của ngời sử dụng.
- Khối LED Matrix (8x8) : Là một ma trận đèn LED gồm 8 hàng x 8 cột, tại
mỗi điểm của ma trận LED có 2 đèn với 2 màu xanh và đỏ, nếu điều khiển cho sáng
cùng lúc cả 2 đèn thì ta sẽ đợc màu cam.
2.3 Chọn thiết bị, giải mã và thiết kế mạch nguyên lý của hệ thống:
2.3.1. Chọn dung lợng bộ nhớ và thiết bị ngoại vi:
Ta chọn các thành phần của bộ nhớ trên KIT bao gồm:
- 8K-byte parallel (song song) EEPROM chip sử dụng AT28C64.
- 32K-byte RAM ngoài chip sử dụng HM62256.
- 5 chip 8255 mở rộng I/O để giao tiếp với các thiết bị sau:
LCD 24x8 ký tự
Bàn phím 5x4
8 LED đơn
4 LED 7 đoạn
LED ma trận 2 màu 8x8
Các bộ chuyển đổi ADC, DAC
Vào ra xung số, các tầng khuyếch đại đệm để điều khiển động cơ
bớc, động cơ 1 chiều.
Giáo trình môn Kỹ thuật Vi Điều Khiển Chơng21 : thiết kế Kit vi điều khiển


Biên soạn : Lâm tăng Đức Lê Tiến Dũng Bộ môn TĐH Trang
34


2.3.2. Giải mã địa chỉ:
Ta sắp xếp bộ nhớ và địa chỉ của các thiết bị ngoại vi giao tiếp với KIT trong
bảng 2.1 nh sau
Địa chỉ Thiết bị Ghi chú
0000h - 1FFFh
EEPROM
Chứa chơng trình Monitor
4000h - 7FFFh
RAM
Chứa chơng trình ứng dụng
8000h - 8003h
8255 (1)
8000h - PortA : Điều khiển LCD.
8001h - PortB : Data bus của LCD.
8002h - PortC : Nhận m của bàn phím.
8003h - CW : Thanh ghi điều khiển.
8004h - 8007h
8255 (5)
8004h - PortA: Điều khiển cấp nguồn cho các Anot
chung của LED matrix (các hàng).
8005h - PortB: Điều khiển đèn màu xanh của LED
matrix (các cột xanh).
8006h - PortC: Điều khiển đèn màu đỏ của LED
matrix (các cột đỏ).
8007h - CW: Thanh ghi điều khiển.
8008h - 800Bh
8255 (2)
8008h - PortA : Đờng Data của ADC0809.
8009h - PortB : Đờng Data của DAC0808.
800Ah - PortC : Điều khiển ADC0809.
800Bh - CW : Thanh ghi điều khiển.
800Ch - 800Fh
8255 (3)
800Ch - PortA : Đầu vào Digital.
800Dh - PortB : Điều khiển động cơ bớc(PB0-PB3)
và động cơ một chiều (PB4 - PB5).
800Eh - PortC : 4 đầu vào xung dạng nút ấn
(PC4-PC7), 4 đầu vào cho các thiết bị ngoài
nh encoder (PC0 - PC3).
800Fh - CW : Thanh ghi điều khiển.
C000h - C003h
8255 (4)
C000h - PortA : Hiển thị 8 LED đơn.
C001h - PortB : Hiển thị 2 LED 7 thanh (trái).
C002h - PortC : Hiển thị 2 LED 7 thanh (phải).
C003h - CW : Thanh ghi điều khiển.
C004h C007h
8255-EX
BUS mở rộng dự trữ, có thể gắn thêm 1 module khác

Bảng 2.1 Sắp xếp bộ nhớ và cách phân địa chỉ cho các thiết bị ngoại vi của KIT

Giáo trình môn Kỹ thuật Vi Điều Khiển Chơng21 : thiết kế Kit vi điều khiển


Biên soạn : Lâm tăng Đức Lê Tiến Dũng Bộ môn TĐH Trang
35


Dựa vào bảng 2.1 trên ta có sơ đồ bộ nhớ cụ thể nh bảng 2.2 sau:




Address 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
0000h 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0
EEPROM
AT28C64 -
8Kbyte
1FFFh 0 0
0 1 1 1 1 1 1 1 1 1 1 1 1 1



4000h 0 1
0 0 0 0 0 0 0 0 0 0 0 0 0 0
RAM
HM62256 -
32Kbyte
7FFFh 0 1
1 1 1 1 1 1 1 1 1 1 1 1 1 1



8000h 1 0
0 0 0 0 0 0 0 0 0
0 0 0
0 0
8001h 1 0
0 0 0 0 0 0 0 0 0
0 0 0
0 1
8002h 1 0
0 0 0 0 0 0 0 0 0
0 0 0
1 0
8255-1
KEYPAD
LCD

8003h 1 0
0 0 0 0 0 0 0 0 0
0 0 0
1 1





8004h 1 0
0 0 0 0 0 0 0 0 0
0 0 1
0 0
8005h 1 0
0 0 0 0 0 0 0 0 0
0 0 1
0 1
8006h 1 0
0 0 0 0 0 0 0 0 0
0 0 1
1 0
8255-5
MATRIX
LED

8007h 1 0
0 0 0 0 0 0 0 0 0
0 0 1
1 1





8008h 1 0
0 0 0 0 0 0 0 0 0
0 1 0
0 0
8009h 1 0
0 0 0 0 0 0 0 0 0
0 1 0
0 1
800Ah 1 0
0 0 0 0 0 0 0 0 0
0 1 0
1 0
8255-2
ADC
DAC

800Bh 1 0
0 0 0 0 0 0 0 0 0
0 1 0
1 1





800Ch 1 0
0 0 0 0 0 0 0 0 0
0 1 1
0 0
800Dh 1 0
0 0 0 0 0 0 0 0 0
0 1 1
0 1
800Eh 1 0
0 0 0 0 0 0 0 0 0
0 1 1
1 0
8255-3
XUNG Số

STEPPER
DC MOTOR

800Fh 1 0
0 0 0 0 0 0 0 0 0
0 1 1
1 1



C000h 1 1
0 0 0 0 0 0 0 0 0 0 0
0
0 0
C001h 1 1
0 0 0 0 0 0 0 0 0 0 0
0
0 1
C002h 1 1
0 0 0 0 0 0 0 0 0 0 0
0
1 0
8255-4
LED 7
đoạn
LED đơN
C003h 1 1
0 0 0 0 0 0 0 0 0 0 0
0
1 1





C004h 1 1
0 0 0 0 0 0 0 0 0 0 0
1
0 0
C005h 1 1
0 0 0 0 0 0 0 0 0 0 0
1
0 1
C006h 1 1
0 0 0 0 0 0 0 0 0 0 0
1
1 0
8255-EX



C007h 1 1
0 0 0 0 0 0 0 0 0 0 0
1
1 1
Giáo trình môn Kỹ thuật Vi Điều Khiển Chơng21 : thiết kế Kit vi điều khiển


Biên soạn : Lâm tăng Đức Lê Tiến Dũng Bộ môn TĐH Trang
36


Nhìn vào các cột có màu xám trong bảng 2.2 trên ta có đợc cách phân công
giải m nh sau:
Ta sử dụng 3 chip giải m chuyên dụng là vi mạch 74HC138 để phục vụ việc
giải m địa chỉ cho các chip nhớ cũng nh các chip mở rộng I/O là 8255, đầu vào và ra
của các chip giải m đợc trình bày trong bảng sau:

Chip giải mã A B C G2A G2B
74HC138 - 1 (U9) A14 A15 0 0 0
74HC138 - 2 (U10) A2 A3 A4 Y2(U9) Y2(U9)
74HC138 - 3 (U11) A2 0 0 Y3(U9) Y3(U9)

Đầu vào chọn chip CS (Chip Select) của các chip EEPROM, RAM, và 8255 nh bảng
sau:
Chip CS (Chip Select) Ghi chú
EEPROM - 28C64 A13 + Y0(U9) (*)
RAM - 62256 Y1(U9)
8255(1) - Keypad, LCD Y0(U10)
8255(5) - LED ma trận Y2(U10)
8255(2) - ADC, DAC Y3(U10)
8255(3) - Xung số, stepper, DC motor Y1(U10)
8255(4) - LED 7 đoạn, LED đơn Y0(U11)
8255(EX) Y1(U11)
U9,U10,U11
xem sơ đồ
nguyên lý.

(*) Do yêu cầu thiết kế của bộ KIT, các chip nhớ RAM và EEPROM vừa phải có khả
năng làm bộ nhớ dữ liệu và bộ nhớ chơng trình nên các chân OE (Output Enable) của
các chip nhớ này có logic nh sau /OE = /PSEN * /RD.
Để rõ hơn ta tìm hiểu kỹ về chức năng của chân /PSEN và EA trong ứng dụng
mở rộng bộ nhớ ngoài của họ 8051. PSEN (Program Store Enable) có nghĩa là cho
Bảng 2.2. Bản đồ bộ nhớ và giải m địa chỉ của KIT

Gi¸o tr×nh m«n Kü tht Vi §iỊu KhiĨn Ch−¬ng21 : thiÕt kÕ Kit vi ®iỊu khiĨn


Biªn so¹n : L©m t¨ng §øc – Lª TiÕn Dòng – Bé m«n T§H Trang
37


phÐp cÊt ch−¬ng tr×nh. §©y lµ tÝn hiƯu ra vµ ®−ỵc nèi víi ch©n OE cđa bé nhí ch−¬ng
tr×nh ngoµi. Khi ch©n EA ®−ỵc nèi ®Êt th× 8031/51 n¹p m lƯnh tõ bé nhí ngoµi th«ng
qua ch©n PSEN, ë ®©y bé nhí ngoµi ®ãng vai trß lµ bé nhí ch−¬ng tr×nh. Ngoµi ra khi
bé nhí ngoµi lµm chøc n¨ng lµ bé nhí d÷ liƯu th× tÝn hiƯu RD ®−ỵc sư dơng ®Ĩ truy
cËp kh«ng gian d÷ liƯu ngoµi (dïng lƯnh MOVX), nªn RD ®−ỵc nèi ®Õn OE cđa chip
nhí. Trong thiÕt kÕ phÇn mỊm cđa KIT ®ßi hái c¶ 2 chøc n¨ng nµy cđa bé nhí, võa lµ
bé nhí ch−¬ng tr×nh, võa lµ bé nhí d÷ liƯu do ®ã c¸c ch©n OE cđa c¸c chip nhí ph¶i
cã møc logic nh− trªn /OE = /PSEN * /RD.
2.3.3 Giíi thiƯu vỊ chøc n¨ng cđa c¸c thiÕt bÞ ®−ỵc sư dơng trªn KIT:
2.3.3.1 CPU












H×nh 2.3 – S¬ ®å nguyªn lý khèi CPU
R10
10k
1 2
3
4
5
6
7
8
9
GND
T1
A8
T2
VCC
T2
T0
VCC
T2-EX
CR12
104
T2-EX
STEP
A2
GND
TXD IN
RXD OUT
CR1
104
VCC
GND
U8 MAX232/SO
C1+
1
C1-
3
C2+
4
C2-
5
VCC
16
GND
15
V+
2
V-
6
R1OUT
12
R2OUT
9
T1IN
11
T2IN
10
R1IN
13
R2IN
8
T1OUT
14
T2OUT
7
RXDTXD IN
RXD OUT
VCC
/CS_8255_7SEG_LED
P_COM
5
9
4
8
3
7
2
6
1
TXD
CR8
104
VCC
C8.4
10uF
C8.3
10uF
GND
C8.2
10uF
VCC
C8.1
10uF
GND
Chế độ monitor thì INT1 được nối GND
/WR
VCC
/RD
/CS_8255_MATRIX_LED
VCC
ALE
/CS_62256
/PSEN
/CS_62256
CR7
104
/WR
U2 AT28C64
A0
10
A1
9
A2
8
A3
7
A4
6
A5
5
A6
4
A7
3
A8
25
A9
24
A10
21
A11
23
A12
2
D0
11
D1
12
D2
13
D3
15
D4
16
D5
17
D6
18
D7
19
1A14
VCC
28
GND
14
CE
20
OE
22
WE
27
26A13
U5A 7408
1
2
3
14
7
CHƯƠNG TRÌNH
NGƯỜI SỬ DỤNG
U9
74HC138
A
1
B
2
C
3
G1
6
G2A
4
G2B
5
Y0
15
Y1
14
Y2
13
Y3
12
Y4
11
Y5
10
Y6
9
Y7
7
VCC
16
GND
8
U10
74HC138
A
1
B
2
C
3
G1
6
G2A
4
G2B
5
Y0
15
Y1
14
Y2
13
Y3
12
Y4
11
Y5
10
Y6
9
Y7
7
VCC
16
GND
8
A13
U4 74HC 573
D0
2
D1
3
D2
4
D3
5
D4
6
D5
7
D6
8
D7
9
LE
11
OE
1
Q0
19
Q1
18
Q2
17
Q3
16
Q4
15
Q5
14
Q6
13
Q7
12
GND
10
VCC
20
/CS_8255_7SEG_EX
J10
1
2
3
4
U3 62256
A0
10
A1
9
A2
8
A3
7
A4
6
A5
5
A6
4
A7
3
A8
25
A9
24
A10
21
A11
23
A12
2
A13
26
A14
1
VSS
14
VCC
28
D0
11
D1
12
D2
13
D3
15
D4
16
D5
17
D6
18
D7
19
CS
20
WR
27
OE
22
ALE
U7B
7432
4
5
6
14
7
VCC
CR9
104
D0
D2
D1
D4
D3
D5
D6
U11A
7432
1
2
3
D7
VCC
GND
/CS_8255_ADC_DAC
VCC
VCC
CR10
104
D0
D6
D7
D1
D2
D4
D5
D3
VCC
A0
A2
A1
MONITOR
A3
VCC
Y1.1
12 MHz
VCC
A4
U6A
7404
12
14
7
D0
GND
A5
D2
D5
D1
D4
D3
A6 D6
D7A7
CR4
104
VCC
A9
/CS_8255_LCD_KEY PAD
A12
A11
A13
A10
A14
A15
A1
A0
A6
A2
A4
A7
A8
A10
A5
A3
A12
A9
VCC
A11
A0
A2
A5
A9
A1
A3
A4
A8
A6
A10
A12
A13
A7
A11
A3
A2A14
A4
A15
/EA
GND
/EA
GND
D3
D0
RST
D1
D2
D6
D5
D4
GND
D7
VCC
GND
CR6
104
VCC
D3
D1
D2
D5
D0
D7
D4
D6
/CS_8255_PULSE_STEPPER
C1.1
33pF
GND
GND
/CS_8255_7SEG_LED_EX12
GND
C1.2
33pF
GND
CR2
104
ADRRESS:
4000H-7FFFH
GND
VCC
VCC
VCC
VCC
CR5
104
GND
/PSEN
SW7.1
SWITCH
2
2
1
1
3
3
GND
/WR
ADRRESS:
0000H-1FFFH
RXD
CR3
104
/INT1
/INT0
TXD
U12
74HC138
A
1
B
2
C
3
G1
6
G2A
4
G2B
5
Y0
15
Y1
14
Y2
13
Y3
12
Y4
11
Y5
10
Y6
9
Y7
7
VCC
16
GND
8
T1
T0
Đầu vào cho
T0, T1, T2, T2-EX
ở chế độ CAPTURE
U13
AT89C52
RST
9
XTAL2
18
XTAL1
19
PSEN
29
ALE/PROG
30
EA/VPP
31
P1.0/T2
1
P1.1/T2-EX
2
P1.2
3
P1.3
4
P1.4
5
P1.5
6
P1.6
7
P1.7
8
P2.0/A8
21
P2.1/A9
22
P2.2/A10
23
P2.3/A11
24
P2.4/A12
25
P2.5/A13
26
P2.6/A14
27
P2.7/A15
28
P3.0/RXD
10
P3.1/TXD
11
P3.2/I NT0
12
P3.3/I NT1
13
P3.4/T0
14
P3.5/T1
15
P3.6/WR
16
P3.7/RD
17
P0.0/AD0
39
P0.1/AD1
38
P0.2/AD2
37
P0.3/AD3
36
P0.4/AD4
35
P0.5/AD5
34
P0.6/AD6
33
P0.7/AD7
32
VCC
40
GND
20
CPU
Giáo trình môn Kỹ thuật Vi Điều Khiển Chơng21 : thiết kế Kit vi điều khiển


Biên soạn : Lâm tăng Đức Lê Tiến Dũng Bộ môn TĐH Trang
38



Đây là phần điều khiển trung tâm của bộ KIT, là bộ phận quan trọng nhất. Khối
CPU gồm có chip vi điều khiển chính AT89C52, EEPROM, RAM, mạch chốt, giải m
địa chỉ... Sơ đồ nguyên lý của khối CPU nh hình 2.3.
Các linh kiện chính có trong khối :
Vi điều khiển AT89C52

Với thực tế thị trờng của Đà Nẵng, và cả khu vực Miền Trung - Tây Nguyên
nói chung ta chọn AT89C52 là chip dễ dàng mua đợc, bộ nhớ 8Kbyte vừa đủ cho
chơng trình MONITOR điều hành KIT.
- AT89C52 có 8K Flash ROM làm bộ nhớ chơng trình, 256 byte RAM, 32
đờng xuất nhập, 3 bộ định thời, một cấu trúc ngắt 2 mức u tiên và 8 nguồn ngắt, một
port nối tiếp song công (full duplex).
Giáo trình môn Kỹ thuật Vi Điều Khiển Chơng21 : thiết kế Kit vi điều khiển


Biên soạn : Lâm tăng Đức Lê Tiến Dũng Bộ môn TĐH Trang
39


- Timer T2 của 89C52 có thể làm việc nh Timer T0, T1 trong chế độ Reload
ngay cả ở lúc làm Timer 16 bit.
- Vùng nhớ Flash ROM có
thể nạp và xóa khoảng
1000 lần.
- Vi điều khiển AT89C52
hỗ trợ tần số làm việc đến 24
MHz.
-
Có chế độ Power Down
để tiết kiệm điện năng của hệ
thống tuy nhiên vẫn duy trì nội
dung RAM nhng không cho
mạch dao động cấp xung clock
nhằm vô hiệu hóa các hoạt động
khác cho chip cho đến khi có
reset cứng tiếp theo. Chế độ Idle hay còn gọi là chế độ nghỉ dừng CPU trong khi vẫn
cho phép RAM, các bộ định thời/ đếm, port nối tiếp và hệ thống ngắt tiếp tục hoạt
động.

Mạch chốt tín hiệu 74HC573







74HC573 là mạch chốt tín hiệu tốc độ cao đợc chế tạo theo công nghệ CMOS.
Các đặc điểm của vi mạch :
- Tốc độ truyền tín hiệu từ đầu vào sang đầu ra chỉ có 18 ns.
U1
74HC573
2
3
4
5
6
7
8
9
11
1
19
18
17
16
15
14
13
12
D0
D1
D2
D3
D4
D5
D6
D7
LE
OE
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
Hình 2.5 - Sơ đồ chân của 74HC573
Hình 2.4 - Sơ đồ chân của AT89C52
Giáo trình môn Kỹ thuật Vi Điều Khiển Chơng21 : thiết kế Kit vi điều khiển


Biên soạn : Lâm tăng Đức Lê Tiến Dũng Bộ môn TĐH Trang
40


- Phạm vi điện áp hoạt động : 2 6 V
- Dòng điện đầu vào : lớn nhất 1 A.
Hoạt động : Khi chân /LE ở mức cao, đầu ra Q phụ thuộc vào đầu vào D. Khi chân
/LE ở mức thấp, tín hiệu đầu vào D đợc giữ lại ở đầu ra cho đến khi nào chân /LE trở
lại mức cao. Khi chân /OE ở mức cao, tất cả các đầu ra Q đều ở mức cao.

Mạch giải m địa chỉ 74HC138









Đây là vi mạch đợc chế tạo theo công nghệ CMOS. Vi mạch này đợc dùng để
giải m địa chỉ khi hệ thống có nhiều linh kiện cần định địa chỉ ghép nối. Nó là một
trong những vi mạch phổ biến nhất trong các mạch vi điều khiển. Các chân đầu ra đảo
Y
k
phụ thuộc vào các chân tín hiệu đầu vào A, B, C. Tuy nhiên các tín hiệu địa chỉ chỉ
đợc giải m khi chân G1(E3) ở mức High, còn các chân /G2A(/E1), /G2B(/E2) ở mức
Low.

U6
74HC138
15
14
13
12
11
10
9
7
1
2
3
5
4
6
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
A
B
C
G2B
G2A
G1
Hình 2.6 - Sơ đồ chân của 74HC138
Giáo trình môn Kỹ thuật Vi Điều Khiển Chơng21 : thiết kế Kit vi điều khiển


Biên soạn : Lâm tăng Đức Lê Tiến Dũng Bộ môn TĐH Trang
41


Bảng chức năng của vi mạch nh sau:









Chú ý: L: Low -Mức thấp; H: High - Mức cao; X: không quan tâm





Vi mạch MAX232
Vi mạch MAX232 có nhiệm vụ chuyển mức điện áp từ 0 5 V thành điện áp
12V +12 V theo tiêu chuẩn RS-232 để phục vụ cho việc truyền thông nối tiếp.
Trên vi mạch có 2 ngõ vào của chân RxD, 2 ngõ ra của chân RxD, 2 ngõ vào của
chân TxD, 2 ngõ ra của chân TxD. Tín hiệu từ chân RxD của cổng nối tiếp trong
máy tính đợc nối vào chân /R1OUT, tín hiệu từ chân TxD của cổng nối tiếp trong
máy tính đợc nối T1IN của MAX232. Tơng tự, chân RxD của vi điều khiển đợc
nối với chân /T1OUT, còn chân TxD của vi điều khiển đợc nối với chân R1IN của
MAX232.
U4
MAX232
1
3
4
5
2
6
12
9
11
10
13
8
14
7
C1+
C1-
C2+
C2-
V+
V-
R1OUT
R2OUT
T1IN
T2IN
R1IN
R2IN
T1OUT
T2OUT
Hình 2.7 Sơ đồ chân của MAX232
Giáo trình môn Kỹ thuật Vi Điều Khiển Chơng21 : thiết kế Kit vi điều khiển


Biên soạn : Lâm tăng Đức Lê Tiến Dũng Bộ môn TĐH Trang
42


Bộ nhớ RAM 32K 62256
Vi mạch 62256 đợc dùng làm bộ nhớ dữ liệu ngoài cho các vi điều khiển.
- A0 A14 : là 15 bit dùng để xác định địa chỉ của các vùng nhớ trong RAM.
- /OE : Output Enable, cho phép đọc dữ liệu từ RAM ra Data Bus.
- /WE : Write Enable, cho phép ghi dữ liệu vào RAM.
- CS1, CS2 : Dùng để chọn chip.
-
D0 D7 : là các chân nối vào Data Bus của hệ thống.













Bộ nhớ EEPROM 8K 28C64

Đây là bộ nhớ không bay hơi có thể đọc và ghi đợc bằng chơng trình nh bộ
RAM mà không cần sử dụng những mạch nạp chuyên dụng, nhng có khả năng bảo vệ
dữ liệu khi mất nguồn.
- A0 A12 : là 12 bit dùng để xác định địa chỉ của các vùng nhớ trong
EEPROM.
-
/OE : Output Enable, cho phép đọc dữ liệu từ EEPROM ra Data Bus.

- /WR : Write Enable, cho phép ghi dữ liệu vào EEPROM.
Hình 2.8 Sơ đồ chân của 62256
U3 62256
10
9
8
7
6
5
4
3
25
24
21
23
2
26
1
14
28
11
12
13
15
16
17
18
19
20
27
22
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
VSS
VCC
D0
D1
D2
D3
D4
D5
D6
D7
CS
WR
OE
Giáo trình môn Kỹ thuật Vi Điều Khiển Chơng21 : thiết kế Kit vi điều khiển


Biên soạn : Lâm tăng Đức Lê Tiến Dũng Bộ môn TĐH Trang
43


- /CE : Dùng để chọn chip.
- D0 D7 : là các chân nối vào Data Bus của hệ thống.











Ngoài các linh kiện chính đ kể ra ở trên, khối CPU còn có rất nhiều thành phần
khác nh mạch Reset của CPU, thạch anh 11.0592 MHz để tạo dao động cho vi điều
khiển 89C52... Trong khối CPU có công tắc 3 trạng thái SW2 - Select cho phép ngời
sử dụng thay đổi mức điện áp đặt lên chân EA của vi điều khiển chính để chọn thực
hiện chơng trình lu ở bộ nhớ trong hay bộ nhớ ngoài. Một điều cần lu ý trên mạch
CPU là đầu ra P0 của vi điều khiển cần treo trở vì cổng P0 của vi điều khiển không
đợc thiết kế có trở kháng trong. Nếu không treo trở thì khi nuôi tải lớn sẽ làm sụt áp
trên các chân tín hiệu dẫn đến sự sai lệch tín hiệu, làm hệ thống mất chính xác.
Hình 2.9 Sơ đồ chân của 28C64
U2 AT28C64
10
9
8
7
6
5
4
3
25
24
21
23
2
11
12
13
15
16
17
18
19
1
28
14
20
22
27
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
D0
D1
D2
D3
D4
D5
D6
D7
RDY/BUSY
VCC
GND
CE
OE
WE

Tài liệu bạn tìm kiếm đã sẵn sàng tải về

Tải bản đầy đủ ngay

×