Tải bản đầy đủ

Thiết kế một mô hình thí nghiệm mạch điện và bộ đo các đại lượng điện, có giao diện nối tiếp với máy tính để hiển thị và vẽ dạng tín hiệu đo lên màn hình

Luận văn tốt nghiệp GVHD : LƯƠNG VĂN LĂNG
MỤC LỤC
PHẦN 1 : LÝ THUYẾT CHUNG
A. T V N :ĐẶ Ấ ĐỀ ..........................................................................................................3
I. MỤC ĐÍCH YÊU CẦU CỦA ĐỀ TÀI :..................................................................................4
II. GIỚI HẠN CỦA ĐỀ TÀI :.................................................................................................4
III. SƠ ĐỒ KHỐI TỔNG QUÁT :............................................................................................4
B. GI I THI U AT89C51:Ớ Ệ ..............................................................................................4
I. TÓM TẮT PHẦN CỨNG :............................................................................................4
1. Giới thiệu họ MCS51 :..............................................................................................4
2. Sơ lược về các chân của AT89C51 :.........................................................................6
3. Tổ chức bộ nhớ :......................................................................................................9
4. Các thanh ghi chức năng đặc biệt :.......................................................................13
5. Bộ nhớ ngồi :...........................................................................................................16
6. Ngõ vào tín hiệu RESET:........................................................................................20
II. HOẠT ĐỘNG CỦA BỘ ĐỊNH THÌ TIMER:...........................................................21
1. Giới thiệu :.............................................................................................................21
2. Thanh ghi chế độ Timer (TMOD) :.........................................................................22
3. Thanh ghi điều khiển timer (TCON) :....................................................................23
4. Chế độ timer : ........................................................................................................23
5. Nguồn tạo xung nhịp :.............................................................................................25

6. Bắt đầu, dừng và điều khiển các Timer:.................................................................26
7. Khởi động và truy xuất các thanh ghi timer :.........................................................27
8. Các khoảng ngắn và các khoảng dài:....................................................................28
III. HOẠT ĐỘNG CỦA BỘ NGẮT (INTERRUPT):.....................................................28
1. Giới thiệu :.............................................................................................................28
2. Tổ chức ngắt của AT89C51:..................................................................................29
3. Các ngắt của
µ
CAT89C51:....................................................................................29
4. Định thì interrupt:..................................................................................................30
IV. HOẠT ĐỘNG PORT NỐI TIẾP :...........................................................................30
1. Giới thiệu :.............................................................................................................30
2. Thanh ghi điều khiển port nối tiếp :........................................................................31
3. Các chế độ hoạt động :..........................................................................................32
4. Khởi động và truy xuất các thanh ghi cổng nối tiếp :............................................34
5. Truyền thông đa xử lý : .......................................................................................35
6. Tốc độ baud cổng nối tiếp :....................................................................................36
V. TẬP LỆNH CỦA µCAT89C51:................................................................................38
Các chế độ đánh địa chỉ : Trong tập lệnh có 8 chế độ đánh địa chỉ:.........................38
C. BI N I A/D VÀ D/A :Ế ĐỔ ............................................................................................42
I. GIỚI THIỆU ADC0809 :.............................................................................................42
1. Sơ đồ khối :..............................................................................................................42
SV : TRIỆU QUANG MINH Trang 1
Luận văn tốt nghiệp GVHD : LƯƠNG VĂN LĂNG
2. Sơ đồ chân :.............................................................................................................42
3. Khả năng :................................................................................................................43
4. Đặc tính kỹ thuật :....................................................................................................43
5. Mô tả chức năng :....................................................................................................43
GIẢN ĐỒ THỜI GIAN :.......................................................................................................45
II. GIỚI THIỆU DAC0808 :............................................................................................46
1. Sơ đồ khối :..............................................................................................................47
2. Sơ đồ chân :.............................................................................................................47
3. Khả năng :................................................................................................................47
4. Trị số tối đa :............................................................................................................47
5. Hoạt động cơ bản :..................................................................................................47
D. C NG N I TI P RS 232 :Ổ Ố Ế .......................................................................................49
E. NGÔN NG L P TRÌNH VISUAL BASIC V I TRUY N THÔNG N I TI P :Ữ Ậ Ớ Ề Ố Ế
..........................................................................................................................................50
F. GIAO TI P VÀ HI N TH K T QU O :Ế Ể Ị Ế Ả Đ ..............................................................51
G. KHUY CH I THU T T N (OPERATION AMPLIFIER) :Ế ĐẠ Ậ Ố ...........................52


I. SƠ ĐỒ KHỐI VÀ PHÂN TÍCH MỘT MẠCH OP – AMP ĐƠN GIẢN :.................52
II. IC KHUYẾCH ĐẠI THUẬT TỐN (OP AMP) :........................................................52
1. Các đặc tính cơ bản :..............................................................................................52
2. Op Amp lý tưởng :...................................................................................................54
3. Mạch đo dùng IC Op-Amp (mạch khuyếch đại thuật tốn ) :....................................55
A. THI T K PH N C NG :Ế Ế Ầ Ứ .......................................................................................56
I. ĐO ÁP, DÒNG, TỤ, CẢM VÀ ĐIỆN TRỞ :.............................................................56
1. Đo điện áp :.............................................................................................................56
2. Đo dòng điện :.........................................................................................................57
3. Đo điện dung :.........................................................................................................57
4. Đo điện cảm :..........................................................................................................58
5. Đo điện trở :............................................................................................................58
II. ĐO TẦN SỐ, COSϕ, CÔNG SUẤT :........................................................................59
1. Đo tần số :...............................................................................................................59
2. Đo cos
ϕ
:.................................................................................................................59
3. Đo công suất :........................................................................................................60
III. BỘ NGUỒN LẬP TRÌNH DAC :.............................................................................60
B. GI I THI U CÁC IC TRÊN KIT :Ớ Ệ .............................................................................60
1. µCAT89C51 :...........................................................................................................60
2. Vi mạch MAX 232 :..................................................................................................61
3. ADC0809 : ..............................................................................................................61
SV : TRIỆU QUANG MINH Trang 2
Luận văn tốt nghiệp GVHD : LƯƠNG VĂN LĂNG
4. DAC0808 :...............................................................................................................61
5. LM741 và LF353 :....................................................................................................61
6. IC 74HC573 : Đệm dòng........................................................................................63
7. Rơ le : ......................................................................................................................63
C. GIAO DI N TRÊN MÁY TÍNH VÀ S D NG :Ệ Ử Ụ ...........................................................65
D. L U GI I THU T VÀ CH NG TRÌNH VI X LÝ :Ư ĐỒ Ả Ậ ƯƠ Ử ..................................71
I. LƯU ĐỒ GIẢI THUẬT :...........................................................................................71
1. Chương trình chính :...............................................................................................71
1. Chương trình con Inchar, Outchar:........................................................................80
2. Chương trình con đo độ rộng xung :.......................................................................80
3. Chương trình con delay2ms : (delay 2.5 ms)..........................................................80
II. CHƯƠNG TRÌNH VI XỬ LÝ CHO AT89C51 :.......................................................82
III. MẠCH THIẾT KẾ :..................................................................................................93

..........................................................................................................................................98

Tài liệu tham khảo
1. Tài liệu Vi Xử Lý_______________________Giảng viên Hồ Trung Mỹ
2. The 8051 Microcontroller_________________I.Scott MacKenzie
3. Hướng dẫn thí nghiệm Vi Xử Lý.
4. Đo lường và điều khiển bằng máy tính______Ngô Diên Tập
5. Lập trình ghép nối máy tính trong Windows__Ngô Diên Tập
6. Kỹ thuật đo____________________________Nguyễn Ngọc Tân
7. Tài liệu hướng dẫn thí nghiệm mạch điện tử .
PHẦN 1 : LÝ THUYẾT CHUNG
A. ĐẶT VẤN ĐỀ :
Ngày nay cùng với sự phát triển của các ngành khoa học kỹ thuật, kỹ thuật điện tử ma
øtrong đó là việc ứng dụng máy vi tính vào kỹ thuật đo lường và điều khiển đã đem lại
những kết quả đầy tính ưu việt .
SV : TRIỆU QUANG MINH Trang 3
Luận văn tốt nghiệp GVHD : LƯƠNG VĂN LĂNG
Để có thể tiến hành điều khiển hoặc giám sát, đo lường các quá trình thực bằng máy
tính, trước hết phải có được mối liên hệ cần thiết giữa máy tính và thế giới bên ngồi.
Với sự phát triển mạnh của nghành kỹ thuật số đặc biệt là cho ra đời các họ vi xử lí và
vi điều khiển rất đa chức năng do đó việc dùng kỹ thuật vi xử lí, kỹ thuật vi điều khiển kết
hợp với máy tính đã giải quyết những bế tắc và kinh tế hơn mà phương pháp dùng IC rời
kết nối lại không thực hiện được. Các thiết bị, hệ thống đo lường và điều khiển ghép nối
với máy tính có độ chính xác cao, thời gian thu thập số liệu ngắn, nhưng điều đáng quan
tâm hơn là mức độ tự động hố trong việc thu thập và xử lý các kết quả đo, kể cả việc lập
bảng thống kê cũng như in ra kết quả .
I. Mục đích yêu cầu của đề tài :
Trong luận văn này, em thiết kế một mô hình thí nghiệm mạch điện và bộ đo các đại
lượng điện, có giao diện nối tiếp với máy tính để hiển thị và vẽ dạng tín hiệu đo lên màn
hình. Mạch vi xử lý nhận các giá trị đại lượng điện (điện áp, dòng điện, điện trở, điện dung,
cảm kháng tần số, công suất) sau khi đã qua mạch đệm được chuyển thành điện áp thích
hợp tương ứng với ngõ vào analog của bộ biến đổi ADC. Các giá trị đo sẽ được truyền về
máy tính để xử lý và được hiện thị lên màn hình .
Yêu cầu :
-Giá trị đo phải chính xác, và thay đổi tầm đo một cách linh hoạt.
-Mạch điện không quá phức tạp, bảo đảm được sự an tồn, dễ sử dụng.
-Giá thành không quá mắc.
II. Giới hạn của đề tài :
Do mạch chỉ thiết kế đo các đại lượng điện trên mạch thí nghiệm điện nên bị giới
hạn về giá trị đo áp (tối đa 12 V DC, 24 Vpp AC), dòng (0.1 A), các giá trị điện kháng, tần
số, công suất cũng bị giới hạn tầm đo. Ta có thể mở rộng để đo các giá trị lớn hơn thông
qua biến dòng, biến áp, mạch phân tầm đo với tỷ số biến đổi thích hợp.
III. Sơ đồ khối tổng quát :
B. GIỚI THIỆU AT89C51 :
I. TÓM TẮT PHẦN CỨNG :
1. Giới thiệu họ MCS51 :
MCS51 là một họ IC vi điều khiển (microcontroller) do hãng Intel sản xuất . Các IC
tiêu biểu cho họ MCS51 là 8031 và 8051 . Cùng với thời gian, con người đã cho ra đời
nhiều loại vi xử lí từ 8 bit đến 64 bit với cải tiến ngày càng ưu việt nhưng tùy theo mục
đích sử dụng mà vi xử lí 8 bit vẫn còn tồn tại. Trong luận văn, em sử dụng vi điều khiển
AT89C51 . AT89C51 cũng là vi xử lí 8 bit nhưng có chứa bộ nhớ bên trong và có thêm 2
bộ định thời, ngồi ra nó có thể giao tiếp nối tiếp trực tiếp với máy tính . Với bộ nhớ trong,
AT89C51 thích hợp cho những chương trình có quy mô nhỏ, tuy nhiên AT89C51 có thể
SV : TRIỆU QUANG MINH Trang 4
Khối mạch đệm
Khối xử lý


&
chuyển đổi
Máy tính
Luận văn tốt nghiệp GVHD : LƯƠNG VĂN LĂNG
kết hợp được với bộ nhớ ngồi cho chương trình có quy mô lớn. Sau đây là giới thiệu của
em về vi điều khiển AT89C51 có các đặc điểm chung như sau :
− 4 Kbyte ROM .
− 128 byte RAM .
− 4 port I/O 8 bit .
− 2 bộ định thời 16 bit .
− Giao tiếp nối tiếp .
− 64 K không gian bộ nhớ chương trìng mở rộng .
− 64 K không gian bộ nhớ dữ liệu mở rộng .
− Một bộ xử lý luận lý (thao tác trên các bit đơn ).
− 210 bit được địa chỉ hố .
− Bộ nhân/chia 4
µ
s .
SV : TRIỆU QUANG MINH Trang 5
Luận văn tốt nghiệp GVHD : LƯƠNG VĂN LĂNG
Sơ đồ khối AT89C51
2. Sơ lược về các chân của AT89C51 :
AT89C51 có tất cả 40 chân có chức năng như các đường xuất nhập . Trong đó có 24
chân có công dụng kép, mỗi đường có thể hoạt động như đường xuất nhập hoặc như đường
điều khiển hoặc là các thành phần của bus dữ liệu và bus địa chỉ .
Sơ đồ chân AT89C51 : 40
SV : TRIỆU QUANG MINH Trang 6

























 














!!"##$%%
&$&$




Luận văn tốt nghiệp GVHD : LƯƠNG VĂN LĂNG
Vcc P0.7 32 AD7
30pF 19 XTAL1 P0.6 33 AD6
P0.5 34 AD5
12MHz P0.4 35 AD4
18 XTAL2 P0.3 36 AD3
30pF P0.2 37 AD2
P0.1 38 AD1
P0.0 39 AD0
AT89C51
P1.7 8
29
O
PSEN P1.6 7
P1.5 6
30 ALE P1.4 5
P1.3 4
31
O
EA P1.2 3
P1.1 2
9 RST P1.0 1
RD 17 P3.7 P2.7 28 A15
WR 16 P3.6 P2.6 27 A14
T1 15 P3.5 P2.5 26 A13
T0 14 P3.4 P2.4 25 A12
INT1 13 P3.3 P2.3 24 A11
INT0 12 P3.2 P2.2 23 A10
TXD 11 P3.1 P2.1 22 A9
RXD 10 P3.0 Vss P2.0 21 A8
%' Port 0 :
Port 0 là một port có hai chức năng trên các chân 32 – 39 . Trong các thiết kế cỡ
nhỏ ( không dùng bộ nhớ mở rộng ) nó có các chức năng như các đường I/O .Đối với các
thiết kế lớn với bộ nhớ mở rộng, nó được hợp kênh giữa bus địa chỉ và bus dữ liệu .
SV : TRIỆU QUANG MINH Trang 7
Luận văn tốt nghiệp GVHD : LƯƠNG VĂN LĂNG
' Port 1 :
Port 1 là một port I/O trên các chân 1 – 8 . Các chân được ký hiệu P1.0 , P1.1,
P1.2 , … có thể dùng cho giao tiếp với các thiết bị ngồi nếu cần .Port 1 không có chức năng
khác, vì vậy chúng chỉ được dùng cho giao tiếp với các thiết bị ngồi .
(' Port 2 :
Port 2 là một port có công dụng kép trên các chân 21 – 28 được dùng như các
đường xuất nhập hoặc là các byte cao của bus địa chỉ đối với các thiết kế dùng bộ nhớ mở
rộng .
!' Port 3 :
Port 3 là một port công dụng kép trên các chân 10 – 17 . Các chân của port này
có nhiều chức năng, các công dụng chuyển đổi có liên hệ với các đặc tính đặc biệt của
AT89C51 như ở bảng sau :
Bit Tên Chức năng chuyển đổi
P3.0 RXD Dữ liệu nhận cho port nối tiếp .
P3.1 TXD Dữ liệu phát cho port nối tiếp .
P3.2 INT0 Ngắt 0 bên ngồi .
P3.3 INT1 Ngắt 1 bên ngồi .
P3.4 T0 Ngõ vào của timer/counter 0 .
P3.5 T1 Ngõ vào của timer/counter 1 .
P3.6 WR Xung ghi bộ nhớ dữ liệu ngồi .
P3.7 RD Xung đọc bộ nhớ dữ liệu ngồi .
' PSEN ( Program Store Enable ) :
AT89C51 có 4 tín hiệu điều khiển .
PSEN là tín hiệu ra trên chân 29 . Nó là tín hiệu điều khiển để cho phép bộ nhớ
chương trình mở rộng và thường được nối đến chân OE (Output Enable ) của một EPROM
để cho phép đọc các byte của mã lệnh .
PESEN sẽ ở mức thấp trong thời gian lấy lệnh . Các mã nhị phân của chương
trình được đọc từ EPROM qua bus dữ liệu và được chốt vào thanh ghi lệnh của AT89C51
để giải mã lệnh . Khi thi hành chương trình trong ROM nội ( AT89C51 ) PSENsẽ ở mức
thụ động ( mức cao ).
)' ALE (Adress Latch Enable ) :
Tín hiệu ra ALE trên chân 30 tương hợp với các thiết bị làm việc với các vi xử lý
8085, 8086, 8088 . AT89C51 dùng ALE một cách tương tự cho việc giải kênh các bus địa
chỉ và dữ liệu . Khi port 0 được dùng trong chế độ chuyển đổi của nó : vừa là bus dữ liệu
vừa là byte thấp của bus địa chỉ, ALE là tín hiệu để chốt địa chỉ vào một thanh ghi bên ngồi
trong nữa đầu chu lỳ bộ nhớ. Sau đó các đường port 0 dùng đểxuất hoặc nhập dữ liệu trong
nửa sau của chu kỳ bộ nhớ .
Các xung tín hiệu ALE có tốc độ bằng 1/6 lần tần số dao động trên chip và có thể
được dùng làm nguồn xung nhịp cho các phần khác của hệ thống . Nếu xung nhịp trên
AT89C51 là 12 MHz thì ALE có tần số 2 MHz . Chỉ ngoại trừ khi hình thành lệnh
SV : TRIỆU QUANG MINH Trang 8
Luận văn tốt nghiệp GVHD : LƯƠNG VĂN LĂNG
MOVX , một xung ALE sẽ bị mất . Chân này cũng được làm ngõ vào cho xung lập trình
cho EPROM trong AT89C51 .
*' EA (External Access):
Tín hiệu vào EA trên chân 31 thường được mắc lên mức cao (+5V )hoặc mức thấp
(GND ). Nếu ở mức cao, AT89C51 thi hành chương trình từ ROM nội trong khoảng địa chỉ
thấp ( 4K). Nếu ở mức thấp, chương trình chỉ được thi hành từ bộ nhớ mở rộng . Khi dùng
8031, EA luôn được nối mức thấp vì không có bộ nhớ chương trình trên chip . Nếu EA
được nối mức thấp bộ nhớ bên trong chương trình AT89C51 sẽ bị cấm và chương trình thi
hành từ EPROM mở rộng . Người ta còn dùng EA làm chân cấp điện áp 21V khi lập trình
cho EPROM trong AT89C51 .
+' RST ( Reset ):
Ngõ vào RST trên chân 9 là ngõ reset của AT89C51 . Khi tín hiệu này được đưa lên
mức cao ( trong ít nhất 2 chu kỳ máy ) , các thanh ghi bên trong AT89C51 được tải những
giá trị thích hợp để khởi động hệ thống .
,' Các ngõ vào bộ dao động trên chíp :
Như đã thấy trong các hình trên , AT89C51 có một bộ dao động trên chip . Nó thường
được nối với một thạch anh ở giữa hai chân 18 và 19 . Các tụ giữ cũng cần thiết như đã vẽ .
Tần số thạch anh thông thường là 12 MHz .
-' Các chân nguồn :
AT89C51 vận hành với nguồn đơn +5V. V
cc
được nối vào chân 40 và V
ss
(GND) được
nối vào chân 20 .
3. Tổ chức bộ nhớ :
AT89C51 có bộ nhớ theo cấu trúc Harvard : có những vùng bộ nhớ riêng biệt cho
chương trình và dữ liệu . Như đã nói ở trên , cả chương trình và dữ liệu có thể ở bên trong (
AT89C51); dù vậy chúng có thể được mở rộng bằng các thành phần ngồi lên đến tối đa 64
Kbyte bộ nhớ chương trình và 64 Kbyte bộ nhớ dữ liệu .
Bộ nhớ bên trong bao gồm ROM và RAM trên chip , RAM trên chip bao gồm nhiều
thành phần : phần lưu trữ đa dụng , phần lưu trữ địa chỉ hố từng bit , các bank thanh ghi và
các thanh ghi chức năng đặc biệt .
SV : TRIỆU QUANG MINH Trang 9
Luận văn tốt nghiệp GVHD : LƯƠNG VĂN LĂNG
FFFF FFFF
FF
00 0000 0000
Bộ nhớ trên chip Bộ nhớ mở rộng
Tóm tắt các vùng bộ nhớ của AT89C51
Hai đặc tính cần lưu ý là :
 Các thanh ghi và các port xuất nhập đã được xếp trong bộ nhớ và có thể được
truy xuất trực tiếp giống như các địa chỉ bộ nhớ khác .
 Ngăn xếp bên trong RAM nội nhỏ hơn so với RAM ngồi như trong các bộ vi xử
lý khác .
 Chi tiết về bộ nhớ RAM trên chip :
Như ta thấy trên hình sau, RAM bên trong AT89C51 được phân chia giữa các bank
thanh ghi (00H – 1FH ), RAM địa chỉ hố từng bit (20H – 2FH ), RAM đa dụng (30H –
7FH) và các thanh ghi chức năng đặc biệt (80H – FFH) .
%' RAM đa dụng :
Mặc dù trên hình cho thấy 80 byte RAM đa dụng chiếm các địa chỉ từ 30H – 7FH, 32
byte dưới cùng từ 00H đến 1FH cũng có thể được dùng với mục đích tương tự (mặc dù các
địa chỉ này đã có mục đích khác ).
SV : TRIỆU QUANG MINH Trang 10
Bộ nhớ
chương trình
được chọn
qua PSEN
Bộ nhớ
dữ liệu
được chọn
qua WR
và RD
Luận văn tốt nghiệp GVHD : LƯƠNG VĂN LĂNG
7F RAM đa dụng FF
F0 F7 F6 F5 F4 F3 F2 F1 F0 B
E0 ACC
D0 PSW
B8 IP
2F 7F 7E 7D 7C 7B 7A 79 78
2E 77 76 75 74 73 72 71 70 B0 P3
2D 6F 6E 6D 6C 6B 6A 69 68
2C 67 66 65 64 63 62 61 60 A8 IE
2B 5F 5E 5D 5C 5B 5A 59 58
2A 57 56 55 54 53 52 51 50 A0 P2
29 4F 4E 4D 4C 4B 4A 49 48
28 47 46 45 44 43 42 41 40 99 không được địa chỉ hố bit SBUF
27 3F 3E 3D 3C 3B 3A 39 38 98 SCON
26 37 36 35 34 33 32 31 30
25 2F 2E 2D 2C 2B 2A 29 28 90 P1
24 27 26 25 24 23 22 21 20
23 1F 1E 1D 1C 1B 1A 19 18 8D không được địa chỉ hố bit TH1
22 17 16 15 14 13 12 11 10 8C không được địa chỉ hố bit TH0
21 0F 0E 0D 0C 0B 0A 09 08 8B không được địa chỉ hố bit TL1
20 07 06 05 04 03 02 01 00 8A không được địa chỉ hố bit TL0
1F Bank 3 89 không được địa chỉ hố bit TMOD
18 88 TCON
17 Bank2 87 không được địa chỉ hố bit PCON
10
0F Bank1 83 không được địa chỉ hố bit DPH
08 82 không được địa chỉ hố bit DPL
07 Bank thanh ghi
(mặc định cho R0-R7)
81 không được địa chỉ hố bit SP
00 80 87 86 85 84 83 82 81 80 P0
Mọi địa chỉ trong vùng RAM đa dụng dều có thể được truy xuất tự do dùng cách đánh
địa chỉ trực tiếp hoặc gián tiếp . Ví dụ , để đọc nội dung ở địa chỉ 5FH của RAM nội vào
thanh tích luỹ , lệnh sau sẽ được dùng :
MOV A, 5FH
; Định dịa chỉ trực tiếp
SV : TRIỆU QUANG MINH Trang 11

CÁC THANH GHI CHỨC NĂNG ĐẶC BIỆT
Luận văn tốt nghiệp GVHD : LƯƠNG VĂN LĂNG
RAM bên trong cũng có thể được truy xuất dùng cách đánh địa chỉ gián tiếp qua R0
hay R1 . Ví dụ , hai lệnh sau thi hành cùng nhiệm vụ như lệnh đơn ở trên :
MOV R0 , #5FH
MOV A , @R0
Lệnh đầu dùng địa chỉ tức thời để di chuyển giá trị 5FH vào thanh ghi R0 , và lệnh thứ hai
dùng địa chỉ trực tiếp để di chuyển dữ liệu “ được trỏ bởi R0 “ vào thanh ghi tích luỹ .
' RAM địa chỉ hố từng bit :
AT89C51 chứa 210 bit được địa chỉ hố , trong đó 128 bit là ở các địa chỉ byte 20H
đến 2FH , và phần còn lại là trong các thanh ghi chức năng ghi đặc biệt .
Ý tưởng truy xuất từng bit riêng lẻ bằng các phần mềm là một đặc tính tiện lợi của vi
điều khiển nói chung. Các bit có thể được đặt, xố, AND, OR, … với một lệnh đơn. Đa số
các vi xử lý đòi hỏi một chuỗi lệnh đọc–sửa–ghi để đạt được hiệu quả tương tự . Hơn nữa,
các port I/O cũng được địa chỉ hố từng bit làm đơn giả phần mềm xuất nhập từng bit .
Có 128 bit được địa chỉ hố đa dụng ở các byte 20H đến 2FH . Các địa chỉ này được
truy xuất như các byte hoặc như các bit phụ thuộc vào lệnh được dùng . Ví dụ , để đặt bit
67H , ta dùng lệnh sau :
SETB 67H
Chú ý rằng “địa chỉ bit 67H “ là bit có trọng số lớn nhất (MSB) ở “ địa chỉ byte 2CH
“ . Lệnh trên sẽ không tác động đến các bit khác ở địa chỉ này . Các vi xử lý sẽ phải thi
hành nhiệm vụ tương tự như sau :
MOV A, 2CH ; đọc cả byte
ORL A, #10000000 ; set MSB
MOV 2CH, A ; ghi lại cả byte
(' Các bank thanh ghi :
32 byte thấp nhất của bộ nhớ nội là dành cho các bank thanh ghi . Bộ lệnh của
AT89C51 hỗ trợ 8 thanh ghi (R0 đến R7) và theo mặc định (sau khi reset hệ thống) các
thanh ghi này ở các địa chỉ 00H – 07H . Lệnh sau đây sẽ đọc nội dung ở cacù địa chỉ 05H
vào thanh ghi tích luỹ :
MOV A, R5
Đây là lệnh 1 byte dùng địa chỉ thanh ghi . Tất nhiên thao tác tương tự có thể được thi hành
bằng lệnh 2 byte dùng địa chỉ trực tiếp nằm trong byte thứ hai :
MOV A, 05H
Các lệnh dùng các thanh ghi R0 đến R7 thì sẽ ngắn hơn và nhanh hơn các lệnh tương
ứng nhưng dùng địa chỉ trực tiếp.
Bank thanh ghi tích cực có thể chuyển đổi bằng cách thay đổi các bit chọn bank thanh
ghi trong từ trạng thái chương trình (PSW) . Giả sử rằng bank thanh ghi 3 được tích cực ,
lệnh sau sẽ ghi nội dung của thanh ghi tích luỹ vào địa chỉ 18H :
MOV R0, A
Ý tưởng dùng các “bank thanh ghi “ cho phép “ chuyển hướng” chương trình nhanh
và hiệu quả ( từng phần riêng rẽ của phần mềm sẽ có một bộ thanh ghi riêng không phụ
thuộc vào các phần khác) .
SV : TRIỆU QUANG MINH Trang 12
Luận văn tốt nghiệp GVHD : LƯƠNG VĂN LĂNG
4. Các thanh ghi chức năng đặc biệt :
Các thanh ghi nội của AT89C51 được truy xuất ngầm định bởi một bộ lệnh . Ví dụ
lệnh “INC A” sẽ tăng nội dung của thanh tích luỹ A lên 1 .Tác động này được ngầm định
trong mã lệnh .
Các thanh ghi trong AT89C51 được định dạng như một phần của RAM trên chip . Vì
vậy mỗi thanh ghi sẽ có một địa chỉ (ngoại trừ thanh ghi điểm chương trình và thanh ghi
lệnh vì các thanh ghi này hiếm khi bị tác động trực tiếp , nên không có lợi lộc gì khi đặt
chúng vào trong RAM trên chip) . Đó là lý do để AT89C51 có nhiều thanh ghi như vậy .
Cũng như R0 đến R7 , có 21 thanh ghi chức năng đặc biệt (SFR : Special Function
Register) ở vùng trên của RAM nội , từ địa chỉ 80H đến FFH . Hầu hết 128 địa chỉ từ 80H
đến FFH không được định nghĩa . Chỉ có 21 địa chỉ SFR là được định nghĩa .
Ngoại trừ tích luỹ (A) có thể được truy xuất ngầm như đã nói, đa số các SFR được
truy xuất dùng địa chỉ trực tiếp. Chú ý rằng một vài SFR có thể được địa chỉ hố bằng bit
hoặc byte . Người thiết kế phải thận trọng khi truy xuất bit và byte . Ví dụ lệnh sau
SETB 0E0H
sẽ set bit 0 trong thanh ghi tích luỹ , các bit khác không thay đổi . Ta thấy rằng E0H đồng
thời là địa chỉ byte của cả thanh ghi tích luỹ và là địa chỉ bit của bit có trọng số nhỏ nhất
trong thanh ghi tích luỹ . Vì lệnh SETB chỉ tác động trên bit , nên chỉ có địa chỉ bit là có
hiệu quả .
%' Thanh ghi B :
Thanh ghi B ở địa chỉ F0H được dùng cùng với thanh ghi tích luỹ A cho
các phép tốn nhân và chia . Lệnh MUL AB sẽ nhân các giá trị không dấu 8 bit trong A và B
rồi trả về kết quả 16 bit trong A (byte thấp ) và B (byte cao ). Lệnh DIV AB sẽ chia A cho
B rồi trả về kết quả nguyên trong A và phần dư trong B. Thanh ghi B cũng có thể được
xem như thanh ghi đệm đa dụng . Nó được địa chỉ hố từng bit bằng các địa chỉ bit F0H đến
F7H
' Từø trạng thái chương trình :
Từ trạng thái chương trình (PSW : Program Status Word) ở địa chỉ D0H chứa các bit
trạng thái như bảng tóm tắt sau :
Bit Ký hiệu Địa chỉ Ý nghĩa
PSW.7 CY D7H Cờ nhớ
PSW.6 AC D6H Cờ nhớ phụ
PSW.5 F0 D5H Cờ 0
PSW.4 RS1 D4H Bit 1 chọn bank thanh ghi
PSW.3 RS0 D3H Bit 0 chọn bank thanh ghi
00 = bank 0 : địa chỉ 00H – 07H
01 = bank 1 : địa chỉ 08H – 0FH
10 = bank 2 : địa chỉ 10H – 17H
11 = bank 3 : địa chỉ 18H – 1FH
PSW.2 OV D2H Cờ tràn
SV : TRIỆU QUANG MINH Trang 13
Luận văn tốt nghiệp GVHD : LƯƠNG VĂN LĂNG
PSW.1 _ D1H Dự trữ
PSW.0 P D0H Cờ parity chẵn
 Cờ nhớ :
Cờ nhớ (CY) có công dụng kép .Thông thường nó được dùng cho các lệnh tốn học :
nó sẽ được set nếu có một số nhớ sinh ra bởi phép cộng hoặc có một số mượn bởi phép
trừ . Ví dụ , nếu thanh ghi tích luỹ chứa FFH , thì lệnh sau :
ADD A, #1
sẽ trả về thanh ghi tích luỹ kết quả 00H và set cờ nhớ trong PSW .
Cờ nhớ cũng có thể xem như một thanh ghi 1 bit cho các lệnh luận lý thi hành trên bit
. Ví dụ , lệnh sau sẽ AND bit 25H với cờ nhớ và đặt kết quả trở vào cờ nhớ :
ANL C, 25H
 Cờ nhớ phụ :
Khi cộng các số BCD, cờ nhớ phụ (AC) được set nếu kết quả của 4 bit thấp trong
khoảng 0AH đến 0FH . Nếu các giá trị được cộng là số BCD , thì sau lệnh cộng cần có DA
A(hiệu chỉnh thập phân thanh ghi tích luỹ ) để mang kết quả lớn hơn 9 trở về tầm từ 0 -> 9
.
 Cờ 0 :
Cờ 0 (F0) là một bit cờ đa dụng dành cho các ứng dụng của người dùng .
 Các bit chọn bank thanh ghi :
Các bit chọn bank thanh ghi (RS0 và RS1) xác định bank thanh ghi được tích cực .
Chúng được được xố sau khi reset hệ thống và được thay đổi bằng phần mềm nếu cần . Ví
dụ , ba lệnh sau cho phép bank thanh ghi 3 và di chuyển nội dung của thanh ghi R7 (địa chỉ
byte 1FH ) đến thanh ghi tích luỹ :
SETB RS1
SETB RS0
MOV A, R7
Khi chương trình được hợp dịch , các địa chỉ bit đúng được thay thế cho các ký hiệu “RS1”
và “RS0” . Vậy , lệnh SETB RS1 sẽ giống như lệnh SETB 0D4H .
 Cờ tràn :
Cờ tràn (OV)được set sau một lệnh cộng hoặc trừ nếu có một phép tốn bị tràn . Khi
các số có dấu được cộng hoặc trừ với nhau , phần mềm có thể kiểm tra bit này để xác định
xem kết quả có nằm trong tầm xác định không . Khi các số không dấu được cộng , bit OV
có thể được bỏ qua . Các kết quả lớn hơn +127 hoặc nhở hơn –128 sẽ set bit OV . Ví dụ ,
phép cộng sau bị tràn và bit OV được set :
Hex 0F Thập phân 15
7F 127
8E 142
Kết quả là một số có dấu 8EH được xen như –116 , không phải là kết quả đúng (142) , vì
vậy , bit OV được set .

SV : TRIỆU QUANG MINH Trang 14
. .
Luận văn tốt nghiệp GVHD : LƯƠNG VĂN LĂNG
(' Con trỏ ngăn xếp :
Con trỏ ngăn xếp (SP) là một thanh ghi 8 bit ở địa chỉ 81 H . Nó chứa địa chỉ của byte
dữ liệu hiện hành trên đỉnh của ngăn xếp . Các lệnh trên ngăn xếp bao gồm các thao tác cất
dữ liệu vào ngăn xếp và lấy dữ liệu ra khỏi ngăn xếp. Lệnh cất dữ liệu vào ngăn xếp sẽ làm
tăng SP trước khi ghi dữ liệu và lệnh lấy dữ liệu ra khỏi ngăn xếp sẽ đọc dữ liệu và giảm
SP. Ngăn xếp của AT89C51 được giữ trong RAM nội và được giới hạn các địa chỉ có thể
truy xuất bằng địa chỉ gián tiếp. Chúng là 128 byte đầu của AT89C51 .
Để khởi động lại SP với ngăn xếp bắt đầu tại 60H , các lệnh sau đây được dùng :
MOV SP , # 5FH
Trên AT89C51 ngăn xếp bị giới hạn 32 byte vì địa chỉ cao nhất của RAM trên chip là
7FH . Sở dĩ dùng giá trị 5FH vì SP sẽ tăng lên 60H trước khi cất byte dữ liệu đầu tiên .
Người thiết kế có thể chọn không phải khởi động lại con trỏ ngăn xếp mà để nó lấy
giá trị mặc định khi reset hệ thống . Giá trị mặc định đó là 07H và kết quả là ngăn đầu tiên
để cất dữ liệu có địa chỉ là 08H . Nếu phần mềm ứng dụng không khởi động lại SP , bank
thanh ghi 1 ( có thể cả 2 và 3 ) sẽ không dùng được vì vùng RAM này đã được dùng làm
ngăn xếp .
Ngăn xếp được truy xuất trực tiếp bằng các lệnh PUSH và POP đểû lưu trữ tạm thời
và lấy lại dữ liệu, hoặc được truy xuất ngầm bằng các lệnh gọi chương trình con (ACALL
và LCALL) và các lệnh trở về (RET, RETI) để cất và lấy lại bộ đếm chương trình .
!'Con trỏ dữ liệu :
Con trỏ dữ liệu (DPTR) được dùng để truy xuất bộ nhớ ngồi là một thanh ghi 16 bit ở
địa chỉ 82H (DPL : byte thấp ) và 83H (DPH : byte cao) . Ba lệnh sau sẽ ghi 55H vào RAM
ngồi địa chỉ 1000H :
MOV A ,# 55H
MOV DPTR, #1000H
MOVX @DPTR, A
Lệnh đầu tiên dùng địa chỉ tức thời để tải dữ liệu 55H vào thanh ghi tích luỹ . Lệnh thứ hai
cũng dùng địa chỉ tức thời , lần này để tải dữ liệu 16 bit vào con trỏ dũ liệu . Lệnh thứ ba
dùng địa chỉ gián tiếp để di chuyển dữõ liệu trong A (55H) đến RAM ngồi ở địa chỉ được
chứa trong DPTR (1000H) .
' Các thanh ghi port xuất nhập :
Các Port của 8031 gồm port 0 ở địa chỉ 80H, port 1 ở địa chỉ 90H, port 2 ở địa chỉ
A0H và port 3 ở địa chỉ B0H. Tất cả các port này có thể truy xuất từng bit nên rất thuận
tiện trong chức năng giao tiếp.
f. Các thanh ghi Timer:
AT89C51 có chứa hai bộ định thời/ đếm 16 bit được dùng cho việc định thời hoặc
đếm sự kiện. Timer 0 ở địa chỉ 8AH (TLO: byte thấp) và 8CH (THO: byte cao). Timer 1 ở
địachỉ 8BH (TL1: byte thấp)và 8DH (TH1: byte cao) việc khởi động Timer được set bởi
Timer mode (TMOD) ở địa chỉ 89 và thanh ghi điều khiển Timer (TCON) ở địa chỉ 88H.
Chỉ có TCON được địa chỉ hóa từng bit.
SV : TRIỆU QUANG MINH Trang 15
Luận văn tốt nghiệp GVHD : LƯƠNG VĂN LĂNG
g. Các thanh ghi port nối tiếp:
AT89C51 chứa 1 port nối tiếp dùng cho việc trao đổi thông tin với các thiết bị nối
tiếp như máy tính modem hoặc giao tiếp với các IC khác (các bộ chuyển đổi A\D, các
thanh ghi dịch…). Một thanh ghi gọi là bộ đếm dữ liệu nối tiếp (SBUF) ở địa chỉ 99H sẽ
giữ cả hai dữ liệu phát và dữ liệu nhận. Khi truyền dữ liệu thì ghi lên SUBF, khi nhận dữ
liệu thì đọc SUBF. Các mode vận hành khác nhau được lập trình qua thanh ghi điều khiển
port nối tiếp (SCON: được địa chỉ hóa từng bit ở địa chỉ 98H).
h. Các thanh ghi ngắt:
AT89C51 có cấu trúc 5 nguồn ngắt và 2 mức ưu tiên. Các ngắt bị cấm sau khi Reset
hệ thống và sẽ được cho phép bằng việc thanh ghi cho phép ngắt (IE) ở địa chỉ A8H. Cả
hai thanh ghi được địa chỉ hóa từng bit.
i. Thanh ghi điều khiển công suất:
Thanh ghi điều khiển công suất (PCON) ở địa chỉ 97H chứa nhiều bit điều khiển
chúng được tóm tắt ở bảng sau:
Bit Kí hiệu Ý nghĩa
7
6
5
4
3
2
1
0
SMOD
-
-
-
GF1
GF0
PD
IDL
Bit gấp đôi tốc độ baud, nếu được set thì tốc độ baud sẽ
tăng gấp đôi trong các mode 1,2 và 3 của port nối tiếp
Không địnhù nghĩa
Không địnhù nghĩa
Không địnhù nghĩa
Bit cờ đa dụng 1
Bit cờ đa dụng 2
Giảm công suất, được set hoạt mode giảm công suất, chỉ
thốt khi reset.
Mode chờ, set để kích hoạt mode chờ, chỉ thốt khi có ngắt
hoặc reset hệ thống.
5. Bộ nhớ ngồi :
AT89C51 có khả năng mở rộng bộ nhớ lên đến 64 kB bộ nhớ chương trình và 64 KB
bộ nhớù dữ liệu bên ngồi. Do đó có thể dùng ROM và RAM nếu cần. Khi dùng bộ nhớ
ngồi port 0 cũng là một port I/O thuần tuý. Nó được kết hợp với Bus địa chỉ (A0 - A7) và
Bus dữ liệu (D0 - D7) với tín hiệu ALE để chốt byte thấp của Bus địa chỉ khi bắt đầu mỗi
chu kỳ nhớ. Port 2 được cho phép byte cao của địa chỉ. Trong nữa đầu của mỗi chu kỳ bộ
nhớ , byte thấp của địa chỉ được cấp trong port 0 và được chốt bằng xung ALE. Một IC
chốt 74HC373 (hoặc tương đương) sẽ giữ byte địa chỉ thấp trong phần còn lại của chu kỳ
bộ nhớ. Trong nữa sau của chu kỳ bộ nhớ port 0 được dùng như bus dữ liệu và được đọc
hoặc ghi tuỳ theo lệnh.
SV : TRIỆU QUANG MINH Trang 16
Luận văn tốt nghiệp GVHD : LƯƠNG VĂN LĂNG
a. Truy xuất bộ nhớ chương trình ngồi:
Bộ nhớ chương trình bên ngồi là một ICù ROM được cho phép bởi tín hiệu PSEN.
Hình vẽ sau đây sẽ mô tả cách kết nối 1ù EPROM với AT89C51:



Giản đồ thời gian đọc bộ nhớ chương trình ngồi
Một chu kỳ máy của AT89C51 có 12 chu kỳ xung nhịp. Nếu bộ dao động trên chip
được lái bằng thạch anh 12 Mhz thì một chu kỳ máy kéo dài 1µs. Trong một chu kỳ máy sẽ
có 2 xung ALE và 2 byte được đọc từ bộ nhớ chương trình (nếu lệnh hiện hành là lệnh 2
byte thì byte thứ hai được loại bỏ). Giản đồ thời gian của một lần lấy lệnh được vẽ ở hình
sau:
b. Truy xuất bộ nhớ dữ liệu ngồi :
Bộ nhớ dữ liệu ngồi là một bộ nhớ RAM được cho phép ghi /đọc bằng các tín hiệu
điều khiển WR\ và RD\. AT89C51 có một lệnh duy nhất truy xuất dữ liệu của bộ nhớ dữ
SV : TRIỆU QUANG MINH Trang 17










Mã lệnh




PCH (byte của PC)
          
     / 
Một chu kỳ máy
0"


0"

$12$
12

2

$3
74373

Luận văn tốt nghiệp GVHD : LƯƠNG VĂN LĂNG
liệu ngồi là MOVX dùng con trỏ dữ liệu 16 bit (DPTR) hoặc R0 và R1 xem như thanh ghi
địa chỉ.
Giao tiếp giữa AT89C51 và RAM
Kết nối bus địa chỉ và bus dữ liệu giữa RAM và AT89C51 cũng giống như EPROM
và do đó cũng có thể lên đến 64 Kbyte bộ nhớ RAM. Ngồi ra chân RD của AT89C51 được
nối với chân cho phép xuất (OE) của RAM và chân WR được nối với chân ghi (WR)
củaRAM.
Giản đồ thời gian cho lệnh đọc bộ nhớ dữ liệu ngồi được vẽ ở hình sau đối với lệnh
MOVX A,@DPTR:
SV : TRIỆU QUANG MINH Trang 18
8051
RAM
A0-A7
Port 0 D0-D7
EA
74HC373
ALE
RD
WR
OE
WE
O
G
D
Port 2 A8-A15
0"
0"
Luận văn tốt nghiệp GVHD : LƯƠNG VĂN LĂNG
Giản đồ thời gian của lệnh MOVX
Giản đồ thời gian cho lệnh ghi (MOVX @DPTR,A) cũng tương tự chỉ khác đường
WR sẽ thay vào đường RD và dữ liệu được xuất ra trên port 0 (RD vẫn giữ mức cao).
c. Giải mã địa chỉ:
Nếu nhiều EPROM và/hoặc nhiều RAM được giao tiếp với AT89C51 thì cần có
mạch giải mã địa chỉ. Mạch giải mã cũng tương tự như các hệ vi xử lý khác.Ví dụ , nếu
dùng nhiều EPROM và RAM 8Kbyte thì bus địa chỉ cần phải được giải mã để xác định IC
nhớ nào được chọn.
Thường dùng IC giải mã 74HC138 với các ngõ ra được nối tới các ngõ vào chọn chip
(CS) trên các IC nhớ .
SV : TRIỆU QUANG MINH Trang 19
$




lệnh
PSEN
RD

DPH (Byte cao của con trỏ dữ
liệu)


Dữ liệu
nhập
//
Một chu kỳ máy Một chu kỳ máy
Luận văn tốt nghiệp GVHD : LƯƠNG VĂN LĂNG
d. Xếp chồng các vùng bộ nhớ và dữ liệu bên ngồi:
Vì bộ nhớ chương trình là ROM nên nảy sinh một vấn đề bất tiện khi phát triển phần
mềm cho AT89C51 là tổ chức bộ nhớ như thế nào để có thể sửa đổi chương trình và có thể
ghi trở lại khi nó được chứa trong bộ nhớ ROM. Cách giải quyết là xếp chồng các vùng
nhớ chương trình và dữ liệu. Một bộ nhớ RAM có thể chứa cả chương trình và dữ liệu
bằng cách nối đường OE của RAM với một cổng AND có hai ngõ vào PSEN\ và RD\.
Sơ đồ mạch như hình sau cho phép bộ nhớ RAM có hai chức năng vừa là bộ nhớ
chương trình vừa là bộ nhớ dữ liệu:
Vậy một chương trình có thể được tải vào RAM bằng cách xem nó như một bộ nhớ
dữ liệu và thi hành bằng cách xem nó như một bộ nhớ chương trình.
6. Ngõ vào tín hiệu RESET:
AT89C51 có ngõ vào Reset RST tác động ở mức cao trong khoảng thời gian hai chu
kỳ xung máy, sau đó xuống mức thấp để AT89C51 bắt đầu làm việc , RST có thể kích
bằng tay bằng một phím thường hở, sơ đồ mạch Reset như sau:
Reset
Trạng thái của tất cả thanh ghi trong AT89C51 sau khi Reset hệ thống được tóm tắt
như sau:
SV : TRIỆU QUANG MINH Trang 20
4
RAM

4
$

.5
µ)
6Ω
6Ω
Luận văn tốt nghiệp GVHD : LƯƠNG VĂN LĂNG
Thanh ghi Nội dung
Đếm chương trình PC
Thanh ghi tích lũy A
Thanh ghi B
Thanh ghi trạng thái PSW
SP
DPRT
Port 0 đến port 3
IP
IE
Các thanh ghi định thời
SCON
SBUF
PCON(HMOS)
PCON(CMOS)
0000H
00H
00H
00H
07H
0000H
FFH
XXX0 0000B
0XX0 0000B
00H
00H
00H
0XXX XXXXB
0XXX 0000B
Quan trọng nhất trong các thanh ghi trên là thanh ghi đếm chương trình, nó được đặt
tại 0000H. Khi Reset trở lại mức thấp, việc thi hành chương trình luôn bắt đầu ở địa chỉ
đầu tiên trong bộ nhớ chương trình: địa chỉ 0000H. Nội dung của RAM trên chip không bị
thay đổi bởi lệnh Reset.
II. HOẠT ĐỘNG CỦA BỘ ĐỊNH THÌ TIMER:
1. Giới thiệu :
Một định nghĩa đơn giản của timer là một chuỗi các flip-flop chia đôi tần sồ nối tiếp
với nhau, chúng nhận tín hiệu vào làm nguồn xung nhịp. Ngõ ra của tầng cuối làm xung
nhịp cho flip - flop báo tràn của timer, mà có thể kiểm tra nó bằng phần mềm hoặc nó tạo ra
interrupt (flip - flop cờ). Giá trị nhị phân trong các flip - flop của timer có thể xem như số
đếm số xung nhịp (hoặc các sự kiện) từ khi khởi động timer. Ví dụ timer 16 bit sẽ đếm lên
từ 0000H đến FFFFH. Cờ báo tràn sẽ lên 1 khi số đếm tràn từ FFFFH đến 0000H.
µCAT89C51 có hai timer 16 bit, mỗi timer có 4 cách làm việc. Người ta sử dụng các
timer để:
%' Định khoảng thời gian.
' Đếm sự kiện.
(' Tạo tốc độ baud cho port nối tiếp trong µCAT89C51.
Do timer 16 bit , nên tầng cuối hoặc thứ 16 chia tần số clock vào cho 2
16
= 65536.
Trong các ứng dụng định nghĩa khoảng thời gian, người ta sử dụng lập trình timer ở một
khoảng đều đặn và đặt cờ tràn timer. Cờ được sử dụng để đồng bộ hóa chương trình để
SV : TRIỆU QUANG MINH Trang 21
Luận văn tốt nghiệp GVHD : LƯƠNG VĂN LĂNG
thực hiện một tác động như kiểm tra trạng thái của các ngõ vào hoặc gởi sự kiện ra các
ngõ ra. Các ứng dụng khác có thể sử dụng việc tạo xung nhịp đều đặn của timer để đo thời
gian trôi qua giữa hai sự kiện (Ví dụ: đo độ rộng xung).
Đếm sự kiện dùng để xác định số lần xảy ra của một số sự kiện. Một “sự kiện” là bất
cứ tác động ngồi nào có thể cung cấp một chuyển trạng thái 1 xuống 0 trên một chân của
AT89C51.Các timer cũng có thể cung cấp xung nhịp tốc độ baud cho port nối tiếp nội của
AT89C51.
Truy xuất các timer của AT89C51 dùng 6 thanh ghi chức năng đặc biệt trong bảng
sau:
SFR cho
timer
Mục đích Địa chỉ Định địa
chỉ bit
TCON Điều khiển timer 88H Có
TMOD Chế độ timer 89H Không
TLO Byte thấp của timer 0 8AH Không
TL1 Byte thấp của timer 1 8BH Không
TH0 Byte cao của timer 0 8CH Không
TH1 Byte cao của timer 1 8DH Không
2. Thanh ghi chế độ Timer (TMOD) :
Thanh ghi TMOD chứa hai nhóm 4 bit dùng để đặt chế độ làm việc cho timer 0 và
timer1.
Bit Tên Timer Mô tả
7 GATE 1 Bit (mở cổng), khi lên, timer chỉ chạy khi INT1 ở
mức cao
6 C/
T
1 Bit chọn chế độ counter/ timer
1 = Bộ đếm sự kiện
0 = Bộ định khoảng thời gian
5 M1 1 Bit1 của chế độ ( mode)
4 M0 1 Bit 0 của chế độ
Các chế độ timer:
00: Chế độ 0: timer 13 bit
01: Chế độ 1: timer 16 bit
10: Chế độ 2: tự động nạp lại 8 bit
11: Chế độ 3: tách timer
3 GATE 0 Bit (mở) cổng của timer 0
2 C/
T
0 Bit chọn counter/ timer của timer 0
1 M1 0 Bit 1 của chế độ của chế độ timer 0
0 M0 0 Bit 0 của chế độ của chế độ timer 0
SV : TRIỆU QUANG MINH Trang 22
Luận văn tốt nghiệp GVHD : LƯƠNG VĂN LĂNG
Tóm tắt thanh ghi TMOD.
3. Thanh ghi điều khiển timer (TCON) :
Thanh ghi TCON chứa các bit trạng thái và các bit điều khiển cho timer0 và timer1.
Bit Ký hiệu Địa chỉ Mô tả
TCON.7 TF1 8FH Cờ báo tràn timer. Đặt bởi phần cứng khi tràn,
được xóa bởi phần mềm hoặc phần cứng khi
bộ xử lí chỉ đến chương trình phục vụ ngắt.
TCON.6 TR1 8EH Bit điều khiển timer1 chạy. Đặt/ xóa bằng
timer để cho phần mềm chạy/ ngưng.
TCON.5 TF0 8DH Cờ báo tràn timer 0.
TCON.4 TR0 8CH Bit điều khiển timer chạy.
TCON.3 IE1 8BH Cờ cạnh ngắt cạnh bên ngồi. Đặt bởi phần
cứng khi phát hiện một cạnh xuống ở
INT1:xóa bằng phần mềm hoặc phần cứng
khi CPU chỉ đến chương trình phục vụ ngắt.
TCON.2 IT1 8AH Cờ kiểu ngắt một bên ngồi. Đặt/xóa bằng
phần mềm để ngắt ngồi tích cực cạnh
xuống/mức thấp.
TCON.1 IE0 89H Cờ cạnh ngắt 0 bên ngồi
TCON.0 ITO 88H Cờ kiểu ngắt 0 bên ngồi
Tóm tắt thanh ghi TCON.
4. Chế độ timer :
a. Chế độ 0 – Chế độ TIMER 13 bit :
- Để tương thích với 8048 (có trước 8051).
- 3 bit cao của TLx (TL0 và hoặc TL1) không dùng.
b. Chế độ 1 – Chế độ TIMER 16 bit :
- Hoạt động như timer 16 bit đầy đủ.
- Cờ báo tràn là bit TFx trong TCON có thể đọc hoặc ghi bằng phần mềm.
SV : TRIỆU QUANG MINH Trang 23
7
8,9
7
8,9
:7
Xung nhịp timer
Cờ báo tràn
Luận văn tốt nghiệp GVHD : LƯƠNG VĂN LĂNG
- MSB của giá trị trong thanh ghi timer là bit 7 của THx và LSB là bit 0 của
TLx. Các thanh ghi timer (TLx/THx) có thể đọc hoặc ghi bất cứ lúc nào bằng
phần mềm.
c. Chế độ 2 – Chế độ tự động nạp lại 8 bit:
TLx hoạt động như 1 timer 8 bit, trong đó THx vẫn giữ nguyên giá trị khi nạp. Khi số
đếm tràn từ FFH đến 00H, không những cờ timer được xét mà giá trị trong THx đồng thời
được nạp vào TLx, việc đếm tiếp tục từ giá trị này lên đến FFH xuống 00H và nạp lại
.v.v…Chế độ này rất thông dụng vì sự tràn timer xảy ra trong những khoảng thời gian nhất
định và tuần hồn một khi khởi động TMOD và THx.
SV : TRIỆU QUANG MINH Trang 24
7
8,9
7
8,9
:7
Xung nhịp timer
Cờ báo tràn
Luận văn tốt nghiệp GVHD : LƯƠNG VĂN LĂNG
d. Chế độ 3 – Chế độ tách timer:
- Timer 0 tách thành 2 timer 8 bit (TL0 và TH0), TL0 có cờ báo tràn là TF0
và TH0 có cờ báo tràn là TF1.
- Timer 1 ngưng chế độ 3, nhưng có thể khởi động bằng cách chuyển sang
chế độ khác. Giới hạn duy nhất là cờ báo tràn TF1 không còn bị tác động khi timer 1 bị tràn
vì nó được nối với tới TH0.
- Khi timer 0 ở chế độ 3, có thể có thể cho timer 1 chạy và ngưng bắng cách
chuyển nó ra ngồi và vào chế độ 3. Nó vẫn có thể được sử dụng bởi port nối tiếp như bộ
tạo tốc độ baud hoặc nó có thể sử dụng bằng bất cứ cách nào mà không cần ngắt (vì nó
không còn được nối với TF1).
5. Nguồn tạo xung nhịp :
Có hai nguồn tạo xung nhịp có thể có, được chọn bằng cách ghi vào C/T
(counter/timer) trong TMOD khi khởi động timer. Một nguồn tạo xung nhịp dùng cho định
khoảng thời gian, cái khác cho đếm sự kiện.
SV : TRIỆU QUANG MINH Trang 25
7
8,9
7
8,9
:7
Xung nhịp timer
Cờ báo tràn
 

 :
:
Xung nhịp timer
Xung nhịp timer
 )
0#(
Cờ báo tràn
÷
Bộ dao
độngtrongchip
 
Thạch
anh
Chân T0
hoặc T1
Xung nhịp
timer
0: (lên) định khoảng thời gian

Tài liệu bạn tìm kiếm đã sẵn sàng tải về

Tải bản đầy đủ ngay

×